數(shù)字電源 UCD9224 與UCD7232 應(yīng)用中輸出電壓關(guān)機(jī)負(fù)過沖的分析及解決

5.1 常規(guī)供電設(shè)計(jì)及輸出電壓的負(fù)過沖

常規(guī)供電架構(gòu)的設(shè)計(jì)為3.3V通過LDO由12V轉(zhuǎn)換得來，因此整個(gè)電源系統(tǒng)的輸入電壓只有 12V。圖10顯示的即為采用常規(guī)供電架構(gòu)設(shè)計(jì)的數(shù)字電源系統(tǒng)框圖(局部)。

圖9顯示的是關(guān)閉12V時(shí)的關(guān)機(jī)波形(CH1為輸出電壓，CH3為SRE_1B)，輸出端空載?？梢杂^察到，當(dāng)關(guān)機(jī)動(dòng)作發(fā)生后(對(duì)應(yīng)于SRE_1B下降到0的時(shí)刻)，由于是空載，輸出電壓幾乎保持不變;經(jīng)過大約2.8ms后，SRE_1B又上升，此時(shí)，輸出電壓快速下降到0V，并伴隨有負(fù)過沖。

圖 10：常規(guī)供電架構(gòu)設(shè)計(jì)(局部)

5.2 輸出電壓的負(fù)過沖分析及結(jié)論

基于本文之前的分析，懷疑圖9中 SRE_1B下降到0之后的上升依然是因?yàn)閁CD9224 進(jìn)入reset模式而使SRE_1B變?yōu)楦咦鑼?dǎo)致?；诖?，展開測(cè)試與分析。

圖11測(cè)試了關(guān)機(jī)時(shí)12V(CH3)，SRE_1B(CH4)和SRE_2A(CH1)的波形?？梢杂^察到，SRE_1B再次變?yōu)楦叩臅r(shí)刻，SRE_2A依然保持為低。

圖12測(cè)試了關(guān)機(jī)時(shí)V33D(CH4，3.3V)，BPCAP(CH1，1.8V)和SRE_1B(CH3)的波形?？梢杂^察到SRE_1B再次變高的時(shí)刻，UCD9224的3.3V下降到了2.6V左右，芯片處于reset 模式。

綜合上述信息可知，常規(guī)供電架構(gòu)設(shè)計(jì)中，空載關(guān)機(jī)時(shí)的輸出電壓負(fù)過沖依然是由于 SRE_1A和SRE_1B進(jìn)入了高阻態(tài)導(dǎo)致。為消除該負(fù)過沖，同樣可以在SRE_1A和SRE_1B引腳添加下拉電阻來完成。

圖11：SRE_1B和SRE_2A引腳的波形 圖12：SRE_1B，3.3V和1.8V的波形

5.3 其它規(guī)避措施

在關(guān)機(jī)動(dòng)作發(fā)生后，12V電壓逐漸下降，會(huì)首先觸發(fā)欠壓保護(hù)(欠壓保護(hù)點(diǎn)由軟件設(shè)置)，系統(tǒng)關(guān)機(jī)，DPWM和SRE被拉低，輸出關(guān)閉;隨著12V的繼續(xù)下降，觸發(fā)UCD7232的欠壓保護(hù)，F(xiàn)LT引腳變?yōu)楦撸⑸蠄?bào)給UCD9224。圖13完整的顯示了上述過程。(圖13的CH4為3.3V電壓波形，CH3為SRE_1B引腳信號(hào)，CH1為FLT引腳信號(hào))

由該波形可知，SRE_1B再次上升時(shí)，由于UCD7232還處于正常工作狀態(tài)(FLT還為低)，因此BUCK下管可以正常導(dǎo)通，造成輸出電壓的負(fù)過沖。如果將系統(tǒng)欠壓保護(hù)點(diǎn)設(shè)置的略低一些，或減緩3.3V的下降速度，以保證UCD9224進(jìn)入reset模式時(shí)，UCD7232已經(jīng)處于欠壓保護(hù)狀態(tài)，則輸出電壓的負(fù)過沖亦可以避免。

圖 13：SRE_1B 與 FLT

為減緩3.3V的下降速度，可使用Dropout電壓較小的LDO，如TPS79333(VDROPOUT=0.18V)。由圖11和圖12對(duì)比可知，當(dāng)前方案下使用的LDO具有較大的Dropout 電壓(6.9V-2.6V=4.3V)。如使用TPS79333，當(dāng)UCD7232觸發(fā)4.1V欠壓保護(hù)停止工作時(shí)，UCD9224仍能得到穩(wěn)定的3.3V供電，也就避免了進(jìn)入reset模式。

6. 結(jié)論

在只關(guān)閉3.3V的應(yīng)用場(chǎng)景中，輸出端無論是否帶載，輸出電壓都會(huì)出現(xiàn)負(fù)過沖;而在采用常規(guī)供電設(shè)計(jì)的系統(tǒng)中，關(guān)閉12V時(shí)，如果輸出端空載，同樣會(huì)出現(xiàn)負(fù)過沖問題。輸出電壓負(fù)過沖的根因是UCD9224在處于reset模式后，SRE_1A和SRE_1B引腳變?yōu)楦咦钁B(tài)，其電壓有反彈并下降緩慢導(dǎo)致。解決措施是在SRE_1A和SRE_1B引腳各增加一顆下拉電阻。實(shí)測(cè)發(fā)現(xiàn)，該解決措施簡單有效。

7. 參考文獻(xiàn)

1. UCD9224 datasheet, Texas Instruments Inc.

2. UCD7232 datasheet, Texas Instruments Inc.

3. Using the UCD92xx Digital Point-of-Load Controller Design Guide, Texas Instruments Inc