漫談SoC 市場前景

據(jù)預(yù)計2011年全球消費性電子系統(tǒng)芯片產(chǎn)量，將從2005年的11.1億成長到17.7億，復(fù)合年成長率約為6.9%。這反映出消費性IC市場正進入“更加成熟的階段”。視頻處理等技術(shù)與應(yīng)用，對快速擴展的數(shù)字功能的支持，視頻合成、人工智能，以及得到改善的功耗與成本效率，將為該領(lǐng)域的成長提供核心動力。消費電子IC將繼續(xù)向著功能整合的方向發(fā)展，在一個單一芯片或平臺上整合多個可程序及固定功能核心。整合度的提高，將有助于改善成本、尺寸和功耗性能，同時保留靈活性并使廠商能夠透過軟件升級來迅速地向市場推出產(chǎn)品。 


SoC的架構(gòu)規(guī)劃 

系統(tǒng)單芯片(SoC)為何重要鑰從手機的應(yīng)用需求與相應(yīng)的內(nèi)部系統(tǒng)變革可以看的很清楚目前的手機功能日新月異。從單純的通訊手機已搖身一變成為多功能的隨身小型計算機，不僅可以照相、聽音樂、玩游戲、收發(fā)郵件、GPS定位。不久的未來。 
連看電視都可以在手機上實現(xiàn)。不過，一臺手機的大小并沒有太大的改變，要如何在這小小的空間中塞入無止境的新應(yīng)用需求，當(dāng)然只有不斷地進行硬件組件的整合以縮小尺寸，而SoC就成了必然的選擇途徑。目前手機組件廠商皆致力于整合內(nèi)部的基頻、射頻及被動等組件，基本上屬于數(shù)字邏輯的盡量放一起，屬于模擬的混合信號、RF等組件，則另行整合。 
手機SoC的整合性突破 

以多媒體應(yīng)用功能來說，過去為了實現(xiàn)照相功能，手機內(nèi)得建置專門進行相片影像處理的芯片，后來，此功能被整合到數(shù)字基頻當(dāng)中?，F(xiàn)在隨著多媒體應(yīng)用的多樣化與重要性提升，包括照相、游戲、音樂、視頻等應(yīng)用所需的音頻、視頻、繪圖等處理功能，已獨立出一個應(yīng)用處理器來執(zhí)行這些應(yīng)用，此處理器通常有一個RISC 淵ARM為主流冤主處理器，用于控制功能，其他的音、視頻等數(shù)字信號則交給另一個 
DSP或?qū)偌铀倨鱽磉M行運算。在射頻部分，目前相當(dāng)值得關(guān)注的是TI提出的數(shù)字射頻處理器 (Digital RF Processor, DRP) 架構(gòu)。射頻組件一向占據(jù)手機電路板上近半的空間，DRP技術(shù)則可以利用低功耗數(shù)字CMOS邏輯執(zhí)行模擬功能，進而減少射頻功能所需的組件數(shù)。此舉能大幅縮小電路板中射頻功能占用面積，讓出更多空間給彩色屏幕、相機、GPS定位技術(shù)、局域網(wǎng)絡(luò)和其他多種數(shù)字音頻、視頻應(yīng)用。
另一個成功的案例是SiliconLabs提出的AeroFONE 單芯片話機。Silicon Labs以CMOS制程的收發(fā)器技術(shù)在手機市場闖出一片天，而在此技術(shù)背景下推出的單芯片話機，將包括電源管理單元（PMU）、電池接口和充電電路、數(shù)字基頻﹑模擬基頻和四頻RF收發(fā)器等主要的手機功能都整合到單芯片CMOS IC 中，一舉從典型的BOM表刪去印刷電路板（PCB）上的200多個插件，讓GSM/GPRS 手機設(shè)計、制造的總成本及及測試和校準(zhǔn)時間能大幅下降。相較于市場上的其它整合基頻解決方案，它可減少了大約75%的組件數(shù)量、65%的電路板面積以及50% 的制造成本。
 
SoC市場趨勢 

具備處理、邏輯、記憶、接口等功能的系統(tǒng)單芯片（System-on-chip, SoC）在多年的發(fā)展后，目前已是芯片產(chǎn)業(yè)設(shè)計的一大趨勢。SoC 發(fā)展的驅(qū)動力同時來自于供應(yīng)與需求端院在供應(yīng)端因制程技術(shù)不斷朝微縮化納米技術(shù)發(fā)展，單位面積中的電路閘數(shù)不斷增加，也讓一個芯片中能容納更多的功能。需求面則來自可攜／行動式產(chǎn)品對小尺寸硬件的需求，以及電子產(chǎn)品對成本的計較。現(xiàn)在最大宗的SoC應(yīng)用市場自然是非手機等行動產(chǎn)品莫屬，但仍有不少其他的市場對SoC需求若渴，如儲存、游戲機、顯示器、繪圖卡、汽車、PC/Notebook、寬帶遠程接取、數(shù)字音頻播放器、DVD等等。 

不過，從制程、工具到系統(tǒng)規(guī)劃，SoC組件開發(fā)需掌握的環(huán)節(jié)眾多，例如在設(shè)計上必須考慮硬件線路的接口連結(jié)、在高負(fù)載時的總線和內(nèi)存頻寬是否足夠，以及軟件與硬件的系統(tǒng)整合等問題，因此其開發(fā)上的難度似乎有增無減。目前有能力推出復(fù)雜SoC功能芯片的廠商，仍以國際性IDM大廠居多，知名的芯片包括Philips的 
Nexperia、TI的OMAP和Panasonic的UniPhier等。這些廠商為了開發(fā)其SoC系列，投入的研發(fā)費用動輒上億美元，這是中小型芯片公司難以跨越的門坎。
 
SoC的開發(fā)議題
 
無疑地手機是電子產(chǎn)業(yè)中SoC技術(shù)發(fā)展的第一戰(zhàn)場，業(yè)者只要能通過此一市場的歷練并掙得一席之地，同樣的SoC開發(fā)經(jīng)驗也能移植到其他消費性、信息或通信的市 
場。目前的SoC朝向愈來愈復(fù)雜的系統(tǒng)在發(fā)展，讓這個小小的單芯片不只是像一個具體而微的計算機，更像是一個采集運算的大型工作站。過去SoC中只要加入了一顆嵌入式微處理器核心，就顯得威力無窮了，但現(xiàn)在沒有兩顆以上的核心，似乎就屬于低層次的產(chǎn)品。根據(jù)半導(dǎo)體國際技術(shù)發(fā)展藍圖組織預(yù)估，到2010年時將是多處理器系統(tǒng)單芯片淵MPSoC冤的天下，它將整合多達數(shù)十億晶體管，操作頻率達數(shù)GHz、而工作電壓則低于1V。因此，SoC的系統(tǒng)架構(gòu)也走向計算機的運作模式，也就是采分布式、階層式的運作架構(gòu)。手機和其他的嵌入式產(chǎn)品一樣，過去一向采用封閉性的專屬架構(gòu)，但此架構(gòu)下的軟、硬件得專門量身訂作，開發(fā)時程較長，彈性也較低，而為了因應(yīng)市場的快速變化，SoC也該走向開放性的架構(gòu)。這包括內(nèi)部各單元區(qū)塊之間的總線接口溝通、對外的應(yīng)用及內(nèi)存讀寫的溝通，以及軟件面的階層式溝通。 
第二代SoC已然成型 
Gartner Dataquest副總裁兼首席分析師Bryan Lewis指出，在歷經(jīng)混沌不清的數(shù)年摸索后，SoC的架構(gòu)已逐漸明朗，他稱這類現(xiàn)在頗受市場肯定的SoC為第二代SoC。 
Bryan表示這一代的SoC已走向混合性的架構(gòu)，也就是除了功能的多樣性外，也嘗試采用混合性的制程技術(shù)。 
第二代SoC的另一項特征在于次系統(tǒng)的獨立性與平行工作，也就是一顆SoC中可以有多個次系統(tǒng)，每個次系統(tǒng)中猶如獨立的微型計算機，不僅有個別的處理器核心，還可以有自己的OS、firmware和API，并采用平行運算的多任務(wù)、多階層架構(gòu)。 
這又是電子技術(shù)的一大成就，將原屬于服務(wù)器工作站中的技術(shù)概念放入小如指尖的芯片當(dāng)中，這些技術(shù)包括平行運算、不停頓（redundant）和負(fù)載平衡（load balance）等架構(gòu)。今日的SoC中處理器核心，可以是RISC，也可以是DSP，而同樣是RISC，可以一邊是ARM核心，另一邊則是MIPS核心。當(dāng)采用SoC負(fù)載平衡管理軟件時，就能為SoC上運行的軟件切割成多項任務(wù)，并自動完成多核心之間的負(fù)載平衡及任務(wù)監(jiān)視工作。 

SoC朝多處理器核心發(fā)展 

不過，概念歸概念，要實現(xiàn)起來則是另一回事，這不是一家公司就能做到的，需要的是整個產(chǎn)業(yè)環(huán)節(jié)組成的生態(tài)體系（eco-system）。Bryan即表示，在SoC開發(fā)的生態(tài)體系中，有幾類公司是舉足輕重的。TI、Philips、IBM等SoC制造商自然是居于核心的位置，但他們?nèi)孕枰吞幚砥骱诵?、嵌入式軟件、ESL/EDA工具等廠商密切合作，才能順利發(fā)展其SoC產(chǎn)品，并提供完整的軟、硬件解決方案。這些軟、硬件及工具廠商中，除了一些老牌子的大公司，如ARM、Wind River外，還有更多是市場上的新面孔，不過在這個掘起中的市場，創(chuàng)新技術(shù)往往是比資本更重要的成功條件。Tensilica就是一個鮮明的例子，該公司以可配置處理器（configurable processor）核心在SoC市場中爭得了一席之地。
Tensilica總裁Chris Rowen即信心滿滿地指出：“隨著SoC成為市場上的主流，處理器核心將會隨處可見。換個角度來看，處理器核心將像是新一代的一種晶體管。” 
在SoC的內(nèi)部，處理器核心無疑是最重要的一個單元。目前各大廠采用的SoC核心中，無疑以ARM為最大宗，而ARM核心能廣泛被市場接受，自然有其獨到的技術(shù)優(yōu) 
勢，例如在低功耗的表現(xiàn)上極受肯定。不過，可配置處理器強調(diào)的是賦與設(shè)計者更大的彈性，例如Tensilica的Xtensa 處理器就是一個可以自由裝組、可以彈性擴張，并可以自動合成的處理器核心。在設(shè)計自動化和彈性化的原則下，Xtensa可配置處理器允許SoC開發(fā)者依其需求定義處理器的處理效能，并具有對內(nèi)存的增加、刪除和修改，對外部的總線頻寬與溝通協(xié)議，以及對常用的處理器外圍的組態(tài)配置能力。此外，不論是依影像、視頻、音頻、DSP或安全等目的而量身定制的處理器，都能彼此密切地整合在一顆SoC當(dāng)中，讓各種任務(wù)都能得到更佳的處理效率。 
Chris 表示：“SoC 必然得走向新的架構(gòu)，才能成為嵌入式應(yīng)用設(shè)計中的普遍性選擇?！彼J(rèn)為了除了要能降低設(shè)計投資、制程成本，以及設(shè)計上的風(fēng)險外，整個設(shè) 
計流程要涵蓋從架構(gòu)規(guī)范到最后的軟硬件整合，并以可程序化的彈性平臺來因應(yīng)市場上變易的功能需求；此外，在工具的支持上，更大的自動化能力是縮短設(shè)計時程與降低開發(fā)難度的重要關(guān)鍵，有了強大的自動化工具后，即使是一般的設(shè) 
計團隊也能完成高復(fù)雜度的SoC開發(fā)工作。“朝向多核心SoC 設(shè)計發(fā)展是很明顯的趨勢，它能為設(shè)計團隊提供了更大的彈性”，Chris指出，將不同的工作配置給不同的處理器，通常比只用一個高速CPU 來執(zhí)行所有任務(wù)更有效率。 
因此，在消費性市場中，從低成本的噴墨打印機到行動電話，都已可看到多核心的產(chǎn)品；此外，大部分新上市的網(wǎng)絡(luò)處理器也是基于多核心的設(shè)計，以Cisco的CSR-1路由器為例：這個產(chǎn)品在一個單芯片中就采用了188個處理器核心，并且有多個這樣的芯片在整個系統(tǒng)當(dāng)中。
普遍性且具有高度客制性的SoC是一個理想的境界，目前市場上離這個目標(biāo)還有很大的距離。尤其是SoC的處理器架構(gòu)，更是大家各有一套的作法?？膳渲煤诵目磥?nbsp;
雖然理想，但仍需累積更多的design-win實例來鞏固市場的信心。 
而各大廠雖然普遍擁抱ARM核心，但其SoC產(chǎn)品的架構(gòu)上仍有很大不同，有的采用單核心ARM來處理所有的工作曰也有采用ARM和DSP雙核心架構(gòu)的，以TI的OMAP 
最為出名，強調(diào)兩個核心分別負(fù)責(zé)控制及信號處理的工作曰有的SoC則是以ARM為主處理器，針對特定功能加掛加速器，如ST 的Nomadik，即ARM9外還加入專屬的音頻及視頻加速器。 
NoC網(wǎng)絡(luò)通信管理架構(gòu) 
以內(nèi)部單元區(qū)塊的溝通來說，SoC/MPSoC包括多個儲存單元、通用CPU和專用核心（如DSP或VLIW核心）等處理器單元和嵌入式硬件（如FPGA或音視頻編譯碼器等專用IP模塊），這些組件得透過一個復(fù)雜的總線通信結(jié)構(gòu)互相連結(jié)溝通。由于ARM為目前主流的嵌入式核心，因此其AMBAcrossbar互連技術(shù)是SoC中的重要規(guī)格。以ST的Nomadik應(yīng)用處理器為例，它即采用了多層式AMBAcrossbar互連技術(shù)，能讓CPU、多媒體加速器、系統(tǒng)內(nèi)存和外圍之間的數(shù)據(jù)頻寬能達到最大：其外圍支持Symbian、Linux和Windows CE.NET等高階操作系統(tǒng)，也支持行動多媒體應(yīng)用所需要的外部界面，如LCD、MMC和安全性數(shù)字適配卡和外部的音頻編譯碼器（codecs）。 
AMBA采用通用總線，讓微處理器、DMA控制器、內(nèi)存控制器及其他高性能的模塊通過AHB連接：性能較低的模塊，比如UART、通用輸入/輸出(GPIO)及定時器等，則通過APB連接。此作法對于信息確定性及實時性較低的手機和PDA等設(shè)備說說，表現(xiàn)還算不錯，但對于存取高頻寬及高密度數(shù)據(jù)串流的應(yīng)用來說，就顯得力有未逮。 
為達到更佳的系統(tǒng)芯片內(nèi)通信效能，目前業(yè)界仍致力推動新的芯片內(nèi)互連技術(shù)，其中又以所謂的芯片上網(wǎng)絡(luò)（Network on chip,NoC）技術(shù)架構(gòu)最受重視。NoC技術(shù)以成本低廉的點對點封包架構(gòu)取代了傳統(tǒng)的總線架構(gòu)，進而能降低SoC的價格和功耗，并能提高系統(tǒng)的性能和可伸縮性。 
NoC的封包架構(gòu)整合了一個類似開放系統(tǒng)互連淵OSI冤的分層網(wǎng)絡(luò)協(xié)議堆棧，協(xié)議層通過詳細(xì)定義的接口相互作用，為編程人員提供了一個通信框架的抽象概念。協(xié)議堆棧隱藏了下層的實體層深次微米技術(shù)問題，使網(wǎng)絡(luò)服務(wù)如服務(wù)質(zhì)量機制得以高效實現(xiàn)。在這種設(shè)計流程中，經(jīng)過驗證的IP模塊經(jīng)過配置，可以通過自己的NoC接口與其他SoC組件通信。不過，NoC有很多細(xì)節(jié)問題還尚未解決，例如，如何選擇適合的拓樸、路由選擇和流量控制策略、隊列管理策略、數(shù)據(jù)封包/消息格式和端到端的網(wǎng)絡(luò)服務(wù)類型等。 
階層式軟件架構(gòu) 
在封閉式的嵌入式環(huán)境中，多采用專屬的RTOS、驅(qū)動及應(yīng)用程序。SoC也能采此種作法，不過，以大眾市場的手機來說，則傾向采用階層式的架構(gòu)。此架構(gòu)基于硬件 
抽象（hardware abstraction）的接口作法，將系統(tǒng)分為三層，以手機多媒應(yīng)用SoC為例，最上層為使用者應(yīng)用層，中間層為通信、多媒體架構(gòu)、安全性及操作系統(tǒng)，最低層則是與LCD控制器、影像傳感器或照相機等一般性應(yīng)用外圍的溝通。 
 
這三層彼此間通過高階客制API及低階API來溝通。因此API的標(biāo)準(zhǔn)化是此架構(gòu)普及的關(guān)鍵，當(dāng)業(yè)界發(fā)展出標(biāo)準(zhǔn)化的API后，應(yīng)用軟件從底層的平臺架構(gòu)給分離出來，開發(fā)者只需從上層架構(gòu)的觀點對應(yīng)用程序做抽象層級的開發(fā)，而不用對底層的實體平臺做直接的呼叫，這讓產(chǎn)品能更快速的開發(fā)，在平臺更新時也不需犧牲效能或程序代碼的可互操作性（interoperability），應(yīng)用功能只需要寫一次就夠了。不僅 
如此，由于此一架構(gòu)的平臺具有通透性，制造商也很容易對硬件和軟件做各種功能升級。在此架構(gòu)下，SoC也能采用高階操作系統(tǒng)（High level OS, HLOS）來滿足復(fù)雜多任務(wù)的運算控制需求。以行動市場來說，目前主流的HLOS 包括Symbian、Windows Mobile和Linux等。不過，底層的規(guī)劃仍有其重要性。畢竟，實際的運算作業(yè)還是發(fā)生在底層，只有針對特定需要對底層做最佳化的調(diào)校，才能充分發(fā)揮此一SoC的最佳效能。這時，系統(tǒng)設(shè)計者就得懂得通過基礎(chǔ)的匯編語言編譯程序（assembler）的編碼，對程序代碼進行最佳化設(shè)計，以提升SoC系統(tǒng)的效能等級。 
ESL工具 
在上談的是SoC的系統(tǒng)架構(gòu)規(guī)劃，在完成此階段的布局后，接著要面對的是如何實現(xiàn)硬件生產(chǎn)的問題。由于SoC的建置相當(dāng)復(fù)雜，尤其是面對多核心處理器及龐大的電路閘發(fā)展趨勢，因此SoC開發(fā)對于EDA工具的依賴極深，而在此類系統(tǒng)級設(shè)計淵System Level Design冤中，電子系統(tǒng)級（Electronic System Level, ESL）正是EDA和IP業(yè)者為簡化SoC開發(fā)而致力推展的設(shè)計方法。ESL發(fā)展的主要目的就是要解決日益復(fù)雜的軟硬件協(xié)同設(shè)計問題。相較于過去得等芯片硬件生產(chǎn)后才能執(zhí)行軟、 
硬件的同步驗證工作，使得芯片的驗證周期拉長。ESL設(shè)計方法能通過一個虛擬的軟件平臺環(huán)境，讓設(shè)計師在IC設(shè)計早期階段即開始進行整體系統(tǒng)架構(gòu)分析、IP選擇與軟硬件整合等程序，如此一來，設(shè)計師能及早發(fā)現(xiàn)SoC軟硬件整合上可能出現(xiàn)的問題，大幅提高開發(fā)成功的機率。 
目前的ESL工具主要都是由C或C++語言來完成，通過SystemC語言的使用，許多C++函式庫得以被引用，也降低了IC設(shè)計者在RTL設(shè)計時，經(jīng)常遇到轉(zhuǎn)換不同設(shè)計工具時，程序語言間不易統(tǒng)合的困境。除了SystemC以外的高抽象層級、系統(tǒng)導(dǎo)向的硬件描述語言還包括SystemVerilog和Verilog 2005、VHDL 200x等。通過這種較高層級的語言，有助于節(jié)省系統(tǒng)的仿真圖6 SoC階層式軟件溝通架構(gòu)封面主題時間，亦會減輕設(shè)計師反復(fù)利用不同語言來撰寫不同仿真任務(wù)的負(fù)擔(dān)，讓芯片設(shè)計師能把更多時間用在項目開始時的產(chǎn)品規(guī)劃、定義和劃分上。 

低耗電設(shè)計
 
SoC開發(fā)不容忽視另一個議題，就是芯片的耗電性，尤其是行動設(shè)備的組件。根據(jù)SIA在2002年發(fā)表的技術(shù)發(fā)展藍圖，最大電池供電力與容量平均每年成長10-15%， 
但行動系統(tǒng)的電力需求卻是以每年35-40%的需求比例在成長中，造成芯片對電力的需求與電池技術(shù)能力之間的鴻溝愈來愈大。
以CMOS數(shù)字電路的能量消耗來說，有三個主要的原因：電流泄露、電壓和頻率頻率的提升，其中電流泄露的問題隨著制程縮小而更嚴(yán)重，而耗電性又和處理器的頻率 
及電壓的平方直接成正比。泄露、高電壓和高速的頻率速度都會快速消耗電力，但采用SoC的可攜、行動設(shè)備又希望有長時間的電池壽命。為解決此一矛盾的議題，各SoC開發(fā)廠商無不使出混身解數(shù)，在耗電性上與競爭對手一較高低。 
在電池供電技術(shù)沒有太大突破的現(xiàn)況下，SoC必須從整體的系統(tǒng)面來達成低耗電的最佳化規(guī)劃，包括：盡可能避開高頻率的運算，以節(jié)省能源；采用積極的電源管理策略，關(guān)掉芯片上非活動的區(qū)域，讓CPU盡可能的保持在省電模式之下；使用更有效率的算法、指令集來達成更高的執(zhí)行效率等等。 
從根本做起的方式則是降低每個電路閘的耗電（power-per-gate）。由于耗電量隨 
電壓的平方而增加，這讓電壓被視為是電路閘級層次的耗電元兇，因此采用低電壓來驅(qū)動能有效降低耗電。此外，在芯片的布局中，采用高臨限電壓（high-Vt）晶體管能憑借降低off-state 的泄露來延長電池的壽命和預(yù)備（standby）的時間，而低臨限電壓（low-Vt）晶體管則能用在強調(diào)效能表現(xiàn)的時候。 
SoC的成本與復(fù)雜度高門坎除了處理器核心，SoC當(dāng)中還會置入邏輯、記憶和接口等功能區(qū)塊。ST亞太區(qū)家庭娛樂部門總經(jīng)理YU Lee表示：“SoC的設(shè)計與生產(chǎn)已改變很多，今日，從高速CMOS開始，我們不斷地加入RF、模擬、高壓電源供應(yīng)器，甚至是嵌入式DRAM。這很明顯地讓開發(fā)工作變得更為復(fù)雜，也需要投入更多的時間?！?nbsp;
不過，更讓業(yè)者淌血的或許還不是技術(shù)及時間，而是成本。YU Lee即指出，今日90納米制程的一組光罩成本可達一百萬美金，這樣龐大的高階制程光罩成本已非一般 
業(yè)者負(fù)擔(dān)得起，而光罩成本在SOC的開發(fā)中卻只是冰山的一角。他說：“到了65納米的芯片設(shè)計時，成本將會更高，因此芯片廠商的SoC方案除了要能滿在提供個別市場的特殊需求外，也要有能力降低生產(chǎn)的成本與開銷?！?nbsp;

SiP的系統(tǒng)發(fā)展途徑 

因此，采用SoC途徑雖能開發(fā)出效能較高、尺寸更小的芯片組件，但同時也得面臨開發(fā)難度高所帶來的高成本、長研發(fā)時程等議題。這時，能滿足成本效益和開發(fā) 
彈性的系統(tǒng)級封裝（System-in-package, SiP）就成了SoC以外倍受重視的一項發(fā)展途徑。所謂的SiP，是在基板上組裝一塊或多塊裸片、再加上若干分離式和被動組件的封裝設(shè)計。相較于SoC一般需花上18個月以上的時程，以巨大NRE費用，SiP的開發(fā)時程能大幅縮短，只需6到9個月的時間即能完工。此外，由于采用封裝技術(shù)，因此SoC難以整合不同制程、技術(shù)的瓶頸，就很適合走SiP的途徑，采用Si、GaAs、SiGe等不同制程的芯片可以通過堆棧而封裝在一起，進而生產(chǎn)出混合內(nèi)存、 
模擬及數(shù)字功能的多功能芯片。 以ST的行動市場方案來說，YU Lee表示，行動設(shè)備的空間配置可謂寸土寸金，而采用12*12 TFBGA封裝的Nomadik本身的尺寸已經(jīng)非常小了，但在它的三層堆棧版本中，還將高達512Mbit的SDRAM和NAND Flash與處理器整合在極省空間的封裝當(dāng)中。在這個封裝當(dāng)中，處理器和內(nèi)存芯片堆棧在彼此的上方，達成更佳的系統(tǒng)運作效益。 
Bryan表示，這兩種系統(tǒng)級芯片設(shè)計途徑各有其優(yōu)缺點：“SoC適合要求高效能、高整合度和生命周期長、產(chǎn)量高的產(chǎn)品，不過，它的技術(shù)難度較高，需要投入的研發(fā) 
時間也較長；SiP則適合重視開發(fā)彈性、上市時間壓力大的設(shè)計案，一般來說，SiP的成本較SoC為低，對產(chǎn)量規(guī)模的要求不高，不過，在制造上仍有其技術(shù)門坎存在。以SiP的開發(fā)來說，只要其中一個裸晶故障，整個模塊就宣告失敗，只能失棄不用。也就是說，SiP最終產(chǎn)品的良率是所有堆棧芯片良率的乘積，因此良好裸晶（known 
good die，KGD）的篩選就成了SiP生產(chǎn)制造過程中最重要的一環(huán)，這有賴裸晶測試技術(shù)來達成。另一方式則是采用良率更高的更小型芯片來避免KGD問題。
 
SoC/SiP的制造議題 

可制造性設(shè)計（Design for Manufacturing, DFM）是半導(dǎo)體業(yè)極重視的另一議題。為了實現(xiàn)更高的良率，半導(dǎo)體業(yè)傾向從產(chǎn)品開發(fā)的源頭即加入測試的設(shè)計性考慮， 
尤其是在納米制程中，可制造性設(shè)計已是提升良率的關(guān)鍵性途徑。這些年來，可制造性設(shè)計已有很大的進步，包括測試質(zhì)量的改進，以及測試成本的降低等等。不過，YU Lee 表示DFM 只是一個起頭。他是ST 從事SiP設(shè)計的先鋒，曾率先進行MCU與電源組件整合的模塊產(chǎn)品開發(fā)，并成功應(yīng)用在汽車產(chǎn)業(yè)當(dāng)中。他說，不論是SoC 與 
SiP，除了良好裸晶與可制造性設(shè)計外，其他要注意的還包括可測試設(shè)計（Design for test, DFT）、以及電子晶圓測試（Wafer sort）和最后測試等議題。YU Lee 以ST為例：“我們將一些新的技術(shù)，如PAT（Part Average Test）整合晶 
圓測試中，這是一種動態(tài)測試，有助于改善測試涵蓋面?，F(xiàn)在，針對新一代的SoC，我們也應(yīng)用全掃描（full scan）測試方式，對芯片的每個節(jié)點（node）進行測試。
” 
在高電路閘數(shù)的微縮IC當(dāng)中，還有很多的整合可能性會發(fā)生。例如不同的制程與功能，甚至是加入微機電淵MEMS冤的組件。微機電組件的機械或光電能力，可以將 
SoC帶入另一個嶄新的境界，例如整合入音頻、光線、化學(xué)分析及壓力、溫度感測等MEMS 次系統(tǒng)，進而讓SoC 具有如人體眼睛、鼻子、耳朵、皮膚等感官功能。不 
過，回顧電子業(yè)的發(fā)展史，整合與分離一向是輪替發(fā)生的。當(dāng)產(chǎn)品的某些功能發(fā)展到成熟的地步，硬件的整合有助于降低成本、耗電與尺寸，這種整合是必然發(fā)生的；可是當(dāng)市場出現(xiàn)新的應(yīng)用或技術(shù)規(guī)格變化過快時，分離式的硬件架構(gòu)往往才能符合彈性化的市場需求。當(dāng)然，整合度總是隨著時間而逐步提升的。目前市場總把SoC 與SiP視為競爭性的技術(shù)，或?qū)iP當(dāng)做是走向SoC 的一條過渡途徑。這樣看有其道理，例如SiP正在提升其高速數(shù)據(jù)傳輸性能，讓它與SoC的效能表現(xiàn)更為接近。不過，換個角度看，這兩者的互補性或許更大于競爭性，誰說SoC 芯片不能再采SiP的堆棧，形成另一種高整合度的架構(gòu)。