基于可逆邏輯電路的脈沖分配器設(shè)計(jì)

摘要：可逆邏輯電路能大幅度降低能耗，越來(lái)越受到研究人員重視。運(yùn)用可逆邏輯電路對(duì)傳統(tǒng)脈沖分配器進(jìn)行可逆設(shè)計(jì)，并提供了物理實(shí)現(xiàn)方法。首先對(duì)傳統(tǒng)的脈沖分配器中的觸發(fā)器和計(jì)數(shù)器進(jìn)行可逆設(shè)計(jì)，然后將傳統(tǒng)脈沖分配器的中的計(jì)數(shù)器進(jìn)行替換，最后將可逆計(jì)數(shù)器和譯碼器級(jí)聯(lián)，從而構(gòu)建可逆脈沖分配器。仿真結(jié)果表明實(shí)現(xiàn)了脈沖分配器的功能。
關(guān)鍵詞：可逆邏輯電路；D觸發(fā)器；可逆脈沖分配器；電子波導(dǎo)Y-分支開關(guān)

隨著集成電路規(guī)模的增加，其能耗問(wèn)題已經(jīng)愈發(fā)引起研究者的注意。Bennett最早證明能耗來(lái)源于計(jì)算過(guò)程中的不可逆操作，傳統(tǒng)數(shù)字電路由于不可逆計(jì)算導(dǎo)致信息的擦除導(dǎo)致能量的消耗，Landauer指出，每一個(gè)信息位的丟失對(duì)應(yīng)KT*Ln2焦耳的熱量產(chǎn)生，式中K是波爾茲曼常量，T是絕對(duì)溫度。雖然單個(gè)信息位散失能量很少，但對(duì)于超大規(guī)模集成電路，功耗不能忽略。如果組成電路的所有門均能夠執(zhí)行可逆計(jì)算，即不存在信息位的擦除，理論上可以實(shí)現(xiàn)集成電路的零損耗。目前廣泛研究的量子運(yùn)算是一種具體的可逆計(jì)算，即能夠從根本上解決集成電路功耗問(wèn)題。
量子計(jì)算可以由可逆邏輯電路實(shí)現(xiàn)．現(xiàn)有的研究對(duì)可逆邏輯電路研究很多，但大都集中在可逆組合邏輯電路方面，時(shí)序邏輯電路方面研究的比較少，文獻(xiàn)首次提出了可逆觸發(fā)器的設(shè)計(jì)方法，但沒(méi)有考慮電路的性能指標(biāo)。文獻(xiàn)提出了可逆主從觸發(fā)器的設(shè)計(jì)方法。文獻(xiàn)設(shè)計(jì)了對(duì)數(shù)式移位寄存器設(shè)計(jì)方法，但是僅能適用于此類寄存器?，F(xiàn)在沒(méi)有通用的設(shè)計(jì)方法可以適用不同種類的可逆時(shí)序邏輯電路設(shè)計(jì)。
針對(duì)可逆邏輯電路現(xiàn)有的問(wèn)題，提出了一種方法，將傳統(tǒng)的不可逆時(shí)序邏輯電路轉(zhuǎn)化為可逆時(shí)序邏輯電路。并且以典型的可逆時(shí)序邏輯電路中的脈沖分配器的設(shè)計(jì)方為例，設(shè)計(jì)了可逆脈沖分配器，通過(guò)將不可逆脈沖分配器中的基本邏輯門替換成可逆邏輯門，達(dá)到將不可逆時(shí)序電路轉(zhuǎn)換為可逆時(shí)序電路的目的。

1 可逆邏輯電路的基本概念
量子計(jì)算機(jī)中，信息的基本單元是量子比特，即量子位，信息的基本操作元件是可逆邏輯門。量子比特是信息的載體，量子比特的信息經(jīng)可逆邏輯門操作處理后，最后得到計(jì)算結(jié)果。
定義1組成可逆邏輯電路的基本單元必須是可逆邏輯門，并且還需要滿足以下約束條件：1)電路中無(wú)扇人扇出操作，2)輸入與輸出位數(shù)相等，3)對(duì)應(yīng)電路真值表滿足一一映射。
定義2任何一個(gè)較復(fù)雜的可逆邏輯門均是由或基本可逆邏輯門構(gòu)成。量子代價(jià)用來(lái)衡量一個(gè)量可逆邏輯電路的復(fù)雜性，用實(shí)現(xiàn)一個(gè)可逆邏輯電路所需要的或者基本可逆邏輯門的數(shù)量表示，不管內(nèi)部結(jié)構(gòu)如何，一個(gè)基本可逆邏輯門的量子損耗是1。
定義3在可逆邏輯電路中，除期望輸出外的剩余輸出稱為垃圾位。垃圾位是無(wú)用輸出位，也是電路能耗產(chǎn)生的根源。因此垃圾位數(shù)量的多少是評(píng)價(jià)可逆邏輯電路的一個(gè)最重要的性能指標(biāo)。當(dāng)添加垃圾位輸出后，為使量子可逆邏輯電路的輸入輸出位數(shù)相等，需在輸入端添加一定數(shù)量的常量輸入，常量輸入的位數(shù)也影響到可逆邏輯電路綜合的量子代價(jià)，常量輸入取0或1。
常用可逆邏輯門如圖1所示。

Feynman門(FG門)有兩個(gè)輸入量子比特，分別是控制量子比特和目標(biāo)量子比特。它所實(shí)現(xiàn)的功能為當(dāng)控制量子比特為0時(shí)，目標(biāo)量子比特不變；而當(dāng)控制量子比特為1時(shí)，目標(biāo)量子比特將反轉(zhuǎn)。FG門的線路如圖1(a)所示。其中，P、Q為FG門的兩個(gè)輸出量子比特，F(xiàn)G門能夠?qū)崿F(xiàn)線路的復(fù)制功能。當(dāng)B=0時(shí)，可得到兩個(gè)相同的輸出A。因此，F(xiàn)G門能夠?qū)崿F(xiàn)可逆邏輯量子比特的復(fù)制。
F2G門又叫做Feynman Double gate(F2G)，有3個(gè)輸入比特，能完成輸入比特的兩位復(fù)制。
FRG門，又稱受控交換門，是一種三輸入輸出的可逆邏輯門，如圖所示。當(dāng)控制端為0時(shí)，F(xiàn)RG為三輸入輸出的直通門，即P=A、Q=B、R=C。當(dāng)控制端A輸入信號(hào)為1時(shí)，P=A，Q=C，R=B。
TG門是最常用的多比特可逆邏輯門，輸入位由兩個(gè)控制比特位和一個(gè)被控比特來(lái)構(gòu)建符合特定要求的可逆邏輯電路。此外，門可以通過(guò)修改控制位數(shù)量，構(gòu)成具有不同數(shù)量控制位TG門系列，以此來(lái)構(gòu)建符合特定要求的可逆邏輯電路。