低成本多路輸出CMOS帶隙基準(zhǔn)電壓源設(shè)計

摘要：在傳統(tǒng)Brokaw帶隙基準(zhǔn)源的基礎(chǔ)上，提出一種采用自偏置結(jié)構(gòu)和共源共柵電流鏡的低成本多路基準(zhǔn)電壓輸出的CMOS帶隙基準(zhǔn)源結(jié)構(gòu)，省去了一個放大器，并減小了所需的電阻阻值，大大降低了成本，減小了功耗和噪聲。該設(shè)計基于華虹1μm的CMOS工藝，進(jìn)行了設(shè)計與仿真實現(xiàn)。Cadence仿真結(jié)果表明，在-40～140℃的溫度范圍內(nèi)，溫度系數(shù)為23．6 ppm／℃，靜態(tài)電流為24μA，并且能夠產(chǎn)生精確的3 V．2 V，1 V和0．1 5 V基準(zhǔn)電壓，啟動速度快，能夠滿足大多數(shù)開關(guān)電源的設(shè)計需求與應(yīng)用。
關(guān)鍵詞：帶隙基準(zhǔn)源；多路基準(zhǔn)電壓輸出；溫度系數(shù)；Cadence

0 引言
帶隙基準(zhǔn)電壓源通常是模擬和混合信號處理系統(tǒng)中重要的組成模塊，它用來提供高穩(wěn)定的參考電壓，對系統(tǒng)的性能起著至關(guān)重要的作用。帶隙基準(zhǔn)廣泛地應(yīng)用于ADC，DAC、線性穩(wěn)壓器、開關(guān)電源、溫度傳感器和網(wǎng)絡(luò)通信等各種電路中。衡量帶隙基準(zhǔn)源性能的重要指標(biāo)有低溫度系數(shù)、低線性調(diào)整率、低電源電壓、低成本、低功耗和高電源抑制比。
文獻(xiàn)采用的是襯底PNP的CMOS工藝帶隙結(jié)構(gòu)，并且提出一種采用一階溫度補(bǔ)償和電阻二次分壓設(shè)計的帶隙基準(zhǔn)，在10～60℃范圍內(nèi)，溫度系數(shù)為25×10-6℃-1；文獻(xiàn)使用了二階曲率補(bǔ)償技術(shù)，增加了2個電阻，獲得了好的溫度系數(shù)，但是增加的電阻會引入更多的輸出噪聲；文獻(xiàn)提出了一種指數(shù)曲率補(bǔ)償技術(shù)，將溫度系數(shù)減小至8．9×10-6℃-1，但是這種結(jié)構(gòu)比較復(fù)雜且不易實現(xiàn)；文獻(xiàn)提出了一種分段線性補(bǔ)償技術(shù)，將溫度系數(shù)減小到了2×10-6℃-1，但是增加了多個電阻和放大器，增加了設(shè)計的復(fù)雜度和功耗。
本文在對傳統(tǒng)的Brokaw帶隙基準(zhǔn)源進(jìn)行分析和總結(jié)的基礎(chǔ)上，針對AC／DC開關(guān)電源芯片的應(yīng)用需求，設(shè)計了一款應(yīng)用于開關(guān)電源的低成本、多輸出的CMOS帶隙基準(zhǔn)源。

1 帶隙基準(zhǔn)電壓源的基本原理
帶隙基準(zhǔn)源的基本原理是根據(jù)硅材料的帶隙電壓與溫度無關(guān)的特性，利用△VBE的正溫度系數(shù)與雙極晶體管VBE的負(fù)溫度系數(shù)相互抵消，實現(xiàn)低溫漂、高精度的基準(zhǔn)電壓：
Vref=VBE+α△VBE=VBE+αVTlnN
式中：N為兩個晶體管發(fā)射極的面積比；α為常數(shù)；VT=kT／q為熱電壓，k是波爾茲曼常數(shù)，q是單位電荷量，T為絕對溫度。令K=αln，則：
Vref=VBE+KVT (1)
傳統(tǒng)的Brokaw帶隙電壓基準(zhǔn)電路如圖1所示。

在圖1中，根據(jù)運放“虛短”的原理，有VA=VB，由于R3=R4，可得I1=I2，則I0=一2I1。
△VBE=VBE2-VBE1=VTlnN=I1R1 (2)
式中N為Q1與Q2發(fā)射極面積之比。

令K=(2R0ln N)／R1，則可發(fā)現(xiàn)式(3)與式(1)相等。如果N值一定，則可通過選取適當(dāng)?shù)腞0與R1的比值，獲得合適的K值，就可使溫度系數(shù)為零，從而得到不隨溫度變化的基準(zhǔn)電壓。
由于傳統(tǒng)的Brokaw帶隙基準(zhǔn)使用了放大器，電路結(jié)構(gòu)較復(fù)雜，且R0的值較大，會產(chǎn)生更多的輸出噪聲，同時電阻R3和R4也會增加版圖的設(shè)計難度。

2 低成本多路輸出帶隙基準(zhǔn)源結(jié)構(gòu)
本文所設(shè)計的帶隙基準(zhǔn)源框圖如圖2所示，其核心電路是在傳統(tǒng)的Brokaw帶隙基準(zhǔn)結(jié)構(gòu)基礎(chǔ)上，綜合考慮了電路性能和針對開關(guān)電源的應(yīng)用需求，用簡單的電路形式實現(xiàn)。多路輸出基準(zhǔn)電壓電路采用帶負(fù)反饋的運放實現(xiàn)，通過電阻串分壓得到多路輸出。

2．1 帶隙基準(zhǔn)電壓源的核心電路
本文所設(shè)計的Brokaw帶隙基準(zhǔn)電壓源核心電路如圖3虛線右側(cè)所示，是在傳統(tǒng)的Brokaw帶隙基準(zhǔn)源的基礎(chǔ)上采用自偏置結(jié)構(gòu)和共源共柵電流鏡，這種改進(jìn)可以精確地保證I2=2I1，同時可以使電阻R0的值比傳統(tǒng)結(jié)構(gòu)中的更小(本文中R0的值為傳統(tǒng)結(jié)構(gòu)的2／3)，小的R0值能夠減小輸出電壓的噪聲。而且這種結(jié)構(gòu)省去了放大器，并且直接在產(chǎn)生PTAT電流的支路上生成帶隙基準(zhǔn)電壓，這樣不僅可使電路結(jié)構(gòu)簡化，降低成本，而且減小了所需的靜態(tài)功耗。由于使用共源共柵電流鏡代替了兩個電阻，使得版圖易于實現(xiàn)。
在圖3中，可看到：
VBE2=VBE1+I1R1 (4)
VBE=VTln(I／Is) (5)
式中：I為流過晶體管的電流；Is為晶體管的飽和電流。

由于M3的寬長比為M1的2倍，因此I2=2I1，而I0=3I1；又由于Is正比于晶體管發(fā)射極面積，而Q1與Q2發(fā)射極面積之比為4：1，則Is1=4Is2，因此：

式(9)中的第一項VBE2具有負(fù)溫度系數(shù)，而第二項具有正溫度系數(shù)，只要選擇合適的工作點，就可使兩項之和在某一溫度下為零，從而得到具有較好溫度特性的基準(zhǔn)電壓。