新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 改進的解耦雙同步坐標系鎖相環(huán)的設計與實現

改進的解耦雙同步坐標系鎖相環(huán)的設計與實現

作者: 時間:2013-02-16 來源:網絡 收藏

PLL的軟件流程框圖如圖3所示。圖3僅顯示了中斷部分的流程圖。在DSP中,數字積分得到的相位先轉換成正弦表對應的指針。由于在轉換過程中得到的指針可能不是一個整數,而取指針時只能取整數,因此會使相位存在一定誤差。對于小數部分,在此采用其來調節(jié)DSP的周期寄存器,使鎖相精度能夠有很大提高。

4 實驗結果
圖4a為電網電壓不平衡時的鎖相波形。圖4b為電網電壓b相缺相時的鎖相波形。圖4c為電網電壓存在諧波及不平衡時的鎖相波形。由圖4a,b可見,在電網電壓存在嚴重不平衡甚至是缺相的情況下,該PLL都能很好地鎖定電網正序電壓的相位,其上升沿基本無紋波。由圖4c可見,在電網中存在大量諧波且不平衡的情況下,鎖相得到的相位仍能很好地跟蹤電網正序電壓的相位。

本文引用地址:http://butianyuan.cn/article/175888.htm

i.jpg



5 結論
技術在微網中應用廣泛且非常重要。針對微網中可能存在的低次電壓諧波和電網不平衡現象,在此提出的基于解耦通過在正序q軸的鎖相回路中加入6次陷波器,可很好地抑制電網中的5次負序電壓和7次正序電壓對的影響。在此搭建了以DSP 2407為核心的鎖相系統(tǒng),通過實驗證明了該理論分析的正確性和有效性。

dc相關文章:dc是什么


低通濾波器相關文章:低通濾波器原理


鎖相環(huán)相關文章:鎖相環(huán)原理
鎖相放大器相關文章:鎖相放大器原理

上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉