基于最小電流選擇的運(yùn)算放大器設(shè)計(jì)

摘要：設(shè)計(jì)了一種工作電壓為3 V恒跨導(dǎo)滿幅CMOS運(yùn)算放大器，針對(duì)軌對(duì)軌輸入級(jí)中存在的跨導(dǎo)不恒定和簡(jiǎn)單AB類輸出級(jí)性能偏差這2個(gè)問題，提出了利用最小電流選擇電路來(lái)穩(wěn)定輸入級(jí)的總跨導(dǎo)；浮動(dòng)電流源控制的無(wú)截止前饋AB類輸出級(jí)實(shí)現(xiàn)了運(yùn)放的滿幅輸出，同時(shí)減小了交越失真。該電路通過HSpice進(jìn)行仿真驗(yàn)證，在0～3 V輸入共模范圍內(nèi)，輸入級(jí)跨導(dǎo)的變化小于3．3％，開環(huán)增益為93 dB，單位增益帶寬為8 MHz，相位裕量為66°。
關(guān)鍵詞：最小電流選擇；恒跨導(dǎo)；滿幅；運(yùn)算放大器

0 引言
隨著集成電路的快速發(fā)展，CMOS工藝的低電壓低功耗模擬電路受到越來(lái)越多的關(guān)注。運(yùn)放作為模擬電路最基本的模塊，它的性能至關(guān)重要。然而低電壓導(dǎo)致運(yùn)放輸入共模范圍的降低，傳統(tǒng)的PMOS或NMOS差分對(duì)輸入不能滿足大的輸入共模范圍的要求，因此軌對(duì)軌運(yùn)放應(yīng)運(yùn)而生。
通常，軌對(duì)軌運(yùn)放采用2級(jí)結(jié)構(gòu)，運(yùn)放的輸出級(jí)通常可采用A類或AB類輸出級(jí)電路來(lái)實(shí)現(xiàn)，運(yùn)放整體性能的關(guān)鍵則在于輸入級(jí)的設(shè)計(jì)。輸入級(jí)一般采用PMOS和NMOS并聯(lián)的互補(bǔ)差分結(jié)構(gòu)。但這種結(jié)構(gòu)帶來(lái)幾個(gè)問題：輸入級(jí)跨導(dǎo)在整個(gè)共模輸入范圍內(nèi)變化可達(dá)到2倍，引起環(huán)路增益以及單位增益帶寬變大，給頻率補(bǔ)償帶來(lái)困難，嚴(yán)重時(shí)可能會(huì)導(dǎo)致系統(tǒng)不穩(wěn)定。傳統(tǒng)的AB類輸出級(jí)頻率特性和動(dòng)態(tài)特性較差，增益帶寬積無(wú)法做得很高，因此穩(wěn)定跨導(dǎo)在輸入共模范圍內(nèi)恒定和提高輸出級(jí)電路的增益帶寬積和動(dòng)態(tài)特性是軌對(duì)軌滿幅運(yùn)放設(shè)計(jì)的重點(diǎn)。基于上面2個(gè)目的，本文提出了一種輸入級(jí)由最小電流選擇技術(shù)來(lái)穩(wěn)定跨導(dǎo)、輸出級(jí)采用浮動(dòng)電流源控制的前饋AB類CMOS運(yùn)算放大器。

1 輸入級(jí)的設(shè)計(jì)
1．1 軌對(duì)軌運(yùn)放輸入級(jí)電路分析
通常運(yùn)放輸入級(jí)采用差分輸入模式。在CMOS工藝中，差分放大器可通過PMOS或NMOS差分對(duì)來(lái)實(shí)現(xiàn)。但是，通常的差分對(duì)不能夠滿足軌對(duì)軌共模輸入的要求，因此，實(shí)際中常采用的方法是使用NMOS和PMOS互補(bǔ)差分對(duì)。簡(jiǎn)單的軌對(duì)軌輸入級(jí)結(jié)構(gòu)如圖1所示。

電路工作范圍可分為3個(gè)區(qū)域：
(1)當(dāng)VCM接近VSS時(shí)，NMOS差分對(duì)截止，PMOS差分對(duì)處于工作狀態(tài)，gm=gmP；
(2)當(dāng)VCM接近VDD時(shí)，PMOS差分對(duì)截止，NMOS差分對(duì)處于工作狀態(tài)，gm=gmN；
(3)當(dāng)VCM處于中間值時(shí)，兩差分對(duì)均同時(shí)工作，gm=gmP+gmN。
但此結(jié)構(gòu)存在一個(gè)重要問題，即在整個(gè)共模輸入范圍內(nèi)，輸入電路的總跨導(dǎo)不恒定，變化達(dá)到2倍，如圖2所示?？鐚?dǎo)的變化會(huì)引起信號(hào)的失真并給環(huán)路的增益以及運(yùn)放的頻率補(bǔ)償帶來(lái)很大的影響。因此要求輸入級(jí)的跨導(dǎo)在整個(gè)共模輸入范圍內(nèi)保持恒定。

目前跨導(dǎo)恒定的方法有4種：
(1)利用3倍電流鏡偏置回路保持尾電流平方根之和恒定來(lái)獲取恒定的跨導(dǎo)；這種方法缺點(diǎn)是過分依賴于理想的平方律模型，在MOS管工作在強(qiáng)反型層和弱反型層時(shí)不能通用。
(2)利用齊納二極管使得P、N差分輸入對(duì)的柵源電壓之和為常數(shù)；這種技術(shù)的缺陷是二極管連接的MOS性能是其兩端電壓的函數(shù)，因此gm共模輸入范圍內(nèi)仍然有一些變化。
(3)使用電平移位使PMOS跨導(dǎo)曲線左移或NMOS跨導(dǎo)曲線右移；這種方法最大的缺陷是需要調(diào)整，因?yàn)槠湫阅茈S工藝、溫度變化、最佳的直流電平的改變而改變。
(4)最大／最小電流選擇法在電路工作時(shí)只選擇其中一對(duì)電流較大的差分對(duì)作為輸出。雖電路的設(shè)計(jì)比較復(fù)雜，但它的輸出電流連續(xù)，不依賴于平方律模型，跨導(dǎo)穩(wěn)定性好，MOS管可工作于所有區(qū)域。本文就是采用最小電流選擇的方法設(shè)計(jì)了運(yùn)放的輸入級(jí)。

1．2 最小電流選擇軌對(duì)軌輸入級(jí)
圖3為用最小電流選擇技術(shù)實(shí)現(xiàn)的輸入級(jí)示意圖，若I1=I2=I3=I4=Itail=I，那么選擇(中最小的一組電流也就是選擇(IN1，IP2)(IN2，IP1)中較大的兩路電流值。

具體的最小電流選擇電路如圖4所示。M1，M2，M3構(gòu)成2個(gè)比例為1：1的電流鏡，同樣M4，M5和M6，M7分別為比例為1：1的電流鏡。