節(jié)省基站功耗的低壓差(0V)穩(wěn)壓器

電信基站等設(shè)備需要多路供電電源，以滿足不同的輸出電壓、輸出電流要求。機房的主電源通常先被轉(zhuǎn)換為+48V或-48V直流電源，然后根據(jù)需要傳送到各個系統(tǒng)設(shè)備，最后再轉(zhuǎn)換成較低等級的電源電壓。

　　常見的設(shè)計方案是利用電源模塊或現(xiàn)成的轉(zhuǎn)換器(磚)將48VDC(或-48VDC)電源轉(zhuǎn)換到一個較低的電源電壓，然后再由電源模塊或PCB板上電路將其轉(zhuǎn)換為要求的各種電壓。一個典型例子是，從48V輸入轉(zhuǎn)換到8.5V，通常這個8.5V與48V輸入是電氣隔離的。

　　將8.5V電源分別轉(zhuǎn)換成用于RF功率放大器的7.5V(基站設(shè)備)和用于邏輯電路的5V、3.3/3V，或用于FPGA、處理器核的1.8V電壓?？紤]到系統(tǒng)所要求的供電電流和功耗指標(biāo)，采用開關(guān)模式降壓轉(zhuǎn)換技術(shù)從8.5V產(chǎn)生較低的電源，而對于RF級的7.5V電源則大多采用 低壓差線性穩(wěn)壓器(LDO)實現(xiàn)，以滿足射頻電路的低噪聲要求。

　　線性穩(wěn)壓器會根據(jù)輸出電壓的要求調(diào)整輸入與輸出的壓差，因而要消耗一定的功率(電流與輸入/輸出壓差的乘積)，表現(xiàn)為調(diào)整管的熱耗。為了提高散熱能力，設(shè)計人員不得不折中考慮輸入/輸出壓差、功率耗散、調(diào)整管選擇等因素，以便在規(guī)定的負(fù)載電流和輸入電壓范圍內(nèi)可靠地工作在線性區(qū)(非飽和、截止)。在本文介紹的電路中，輸入電源電壓隨著系統(tǒng)負(fù)載的變化量可能達(dá)到100mV，壓差可能達(dá)到900mV，由此可見，8.5V的電源電壓剛好滿足要求。本例中標(biāo)稱壓差1V剛好能夠接受。

　　多數(shù)所謂的LDO其實際壓差會高于1V，因此這些器件需要輸入與輸出之間保持更大的壓差裕量。對于1V壓差，調(diào)整管上的功耗為1V×10A=10W。如此大的功耗要求系統(tǒng)提供合理的熱管理方案，并因此會增加小型散熱器及相關(guān)材料成本和裝配時間。如圖1所示，采用6.8ºC/W典型系數(shù)的散熱器(比如Aavid Thermalloy公司的散熱器)和TO-220封裝的的溫升將高出室溫68ºC左右(為簡化起見，忽略RθJC降額系數(shù)及其它熱阻的影響)?？紤]到機架內(nèi)部其它功率元件，其內(nèi)部溫度通常要高于外部環(huán)境溫度，散熱片甚至可能工作在100ºC以上。為了保證系統(tǒng)可靠工作，這種情況下顯然無法使用更小的散熱片。

圖1：典型的6.8ºC/W散熱器。

　　設(shè)計中需要低RDS 場效應(yīng)管(FET)，以降低串聯(lián)調(diào)整管的壓降，從極性考慮要求使用P溝道器件。而具有相同架構(gòu)的P溝道FET其導(dǎo)通電阻可能是N溝道FET導(dǎo)通電阻的兩倍以上，另外，P溝道FET的價格也比較高。

　　為便于比較，我們可以考察一下國際整流器公司(IR)的P溝道管IRF9Z34N和N溝道管IRFZ34，二者的擊穿電壓均為55V。100ºC時，P溝道器件的導(dǎo)通電阻為100mΩ，可承載12A電流；而N溝道器件的導(dǎo)通電阻僅為40mΩ，可承載電流為18A。P溝道器件的價格大約貴兩倍。

　　提供10A峰值電流時，P溝道FET的導(dǎo)通壓降是1V，而具有40mΩ RDSon的N溝道FET的導(dǎo)通壓降為400mV。另一種選擇是使用 PNP晶體管，但即使是這樣，集電極與發(fā)射極之間的飽和壓降也會達(dá)到200mV。還可以選擇性能超過雙極性技術(shù)的超低RDSon N溝道FET，但這種器件需要更高的柵極驅(qū)動電壓。如果能夠找到驅(qū)動超低RDSon N溝道FET的方法的話，上述問題將迎刃而解。

　　這也正是開關(guān)模式轉(zhuǎn)換器所面臨的一個設(shè)計挑戰(zhàn)，為了驅(qū)動超低RDSon N溝道FET，可以采用電壓自舉技術(shù)：將一個動態(tài)開關(guān)電壓通過二極管進(jìn)行交流耦合，再對儲能電容充電，就可得到高于輸出電壓的N溝道FET柵極驅(qū)動電壓。如果電路板或電源模塊內(nèi)含有降壓轉(zhuǎn)換器，則可利用其開關(guān)信號產(chǎn)生線性穩(wěn)壓器所需的柵極驅(qū)動電壓。

　　也就是說，我們可以將降壓轉(zhuǎn)換器的開關(guān)節(jié)點連接到簡單的倍壓電路。常見的倍壓電路是半波系列乘法器，也稱作維拉德(Villard)級聯(lián)電路(圖2)。幅度為±Us的交流電壓作用到該電路可以獲得4倍的輸出，即輸出端得到4Us。

　　開關(guān)電壓相對于地電平的擺幅為Us時，該電路可產(chǎn)生4Us的輸出，而降壓轉(zhuǎn)換器開關(guān)節(jié)點的擺幅大約為Vin至地電平。因此如果降壓轉(zhuǎn)換器的供電電壓為8.5V，則其進(jìn)入電感的開關(guān)電壓為0V至+8.5V，得出Us=4.25V，如圖2所示。

圖2：(a) Villard級聯(lián)倍壓電路；(b) 倍壓電路輸入為+V，開關(guān)幅度為+V，產(chǎn)生2倍(+V)輸出。

　　如果考慮轉(zhuǎn)換器的占空比，則需作進(jìn)一步的復(fù)雜計算，因為占空比與輸入、輸出電壓比和負(fù)載有關(guān)，為便于討論，我們假設(shè)占空比為50%，可以利用圖2電路獲得大約17V的電壓。需要輸出更高電壓時，可以級聯(lián)更多的倍壓單元電路，一級倍壓使用兩個二極管和兩個電容，可產(chǎn)生低電流直流輸出(圖2a)。

　　我們可以將上述電路產(chǎn)生的17V DC應(yīng)用到一個簡單的低電流線性穩(wěn)壓器(如MAX1616)，目的是為低RDSon N溝道FET提供柵極驅(qū)動。FET器件采用8.5V供電，輸出7.5V為RF放大器供電，通過電位器分壓反饋網(wǎng)絡(luò)調(diào)節(jié)線性穩(wěn)壓器輸出。該電路利用MAX5060評估板、MAX1616線性穩(wěn)壓器、N溝道功率MOSFET以及相關(guān)的其它元件進(jìn)行了測試，簡化原理圖如圖3所示，實際電路如圖4所示。

圖3：零壓差穩(wěn)壓電路框圖。

　　電路工作原理

　　MAX5060EVKIT降壓轉(zhuǎn)換器可產(chǎn)生3.3V電壓，輸出電流達(dá)20A，開關(guān)頻率約為270kHz，由12V輸入產(chǎn)生3.3V輸出。由于圖4電路工作在輕載條件下，負(fù)載電流只有1A，作用在電感上的電壓波形占空比為25%，擺幅介于地電平和12V之間。利用該開關(guān)電壓驅(qū)動倍壓電路，可以在線性穩(wěn)壓器(MAX1616)的輸入端得到大約24V的直流電壓。實際倍壓輸出為22.7V，能夠為線性穩(wěn)壓器提供足夠的驅(qū)動。線性穩(wěn)壓器的輸出可驅(qū)動低RDSon N溝道FET(IRFZ24N)的柵極。

　　利用一個可調(diào)電源為場效應(yīng)管供電，從而允許根據(jù)輸入、輸出電壓的范圍調(diào)節(jié)壓降。FET的柵極由MAX1616 LDO的22V輸出驅(qū)動，并在分壓網(wǎng)絡(luò)R1的電壓達(dá)到1.24V之前始終將場效應(yīng)管驅(qū)動在導(dǎo)通狀態(tài)，隨后關(guān)閉FET驅(qū)動器，使穩(wěn)壓器保持平衡。

　　電阻R2和電容C2通過抑制高速瞬態(tài)響應(yīng)和噪聲來控制環(huán)路的動態(tài)特性。電阻R2還可作為線性穩(wěn)壓器的自身負(fù)載吸收FET關(guān)閉時的電流。通過選擇分壓網(wǎng)絡(luò)的電阻比設(shè)置輸出電壓值。在該應(yīng)用中，R1選用250kΩ電位器，因此能讓MAX1616的輸出擺幅從1.25V上升到22V以上。

　　在不同輸入電壓、負(fù)載下觀察FET柵極驅(qū)動電壓的跌落測量壓差，由此確定電路進(jìn)入閉環(huán)控制的工作點。一旦柵極驅(qū)動跌落到MAX1616 LDO所能提供的22V以下，電路將進(jìn)入穩(wěn)壓調(diào)整狀態(tài)。測量調(diào)整管兩端的輸入、輸出電壓之差，可以確定電源電壓、負(fù)載變化范圍內(nèi)的壓降。

　　這種方法已經(jīng)被證明是確定線性調(diào)整管壓降的行之有效的途徑，它從側(cè)面反映了MOSFET的RDSon，圖5以表格和圖形的方式給出了對該電路的性能測試結(jié)果。

　　本文小結(jié)

　　圖4所示電路提供了一個零壓差穩(wěn)壓器(ZDO)，可利用N溝道、低RDSon FET實現(xiàn)，MOSFET的柵極通過倍壓電路驅(qū)動。降低輸出負(fù)載會減小輸入、輸出之間的壓差，空載時達(dá)到零。大電流應(yīng)用中，該電路能夠降低穩(wěn)壓過程中的調(diào)整管損耗，進(jìn)而降低對散熱器及其他熱管理技術(shù)的要求。

圖4：零壓差(ZDO)電路原理圖。

　　基站系統(tǒng)的LDO要求1V的壓差裕量，采用ZDO可大大降低這一裕量，對于需要10A輸出電流的應(yīng)用，可以選擇具有極低RDSon的場效應(yīng)管IRF1324，其RDSon低于1mΩ，利用該FET構(gòu)建的ZDO理想情況下的壓差為每安培1mV。

　　在本文提供的例子中，所使用的FET即使在最糟糕的工作條件下也能有效降低調(diào)整管的功耗，考慮到負(fù)載變化及其他因素的影響，只需100mV的壓差裕量，再加上FET RDSon需要的10mV壓差，可以將原來的8.5V中間電壓降至7.61V?？倝翰顬?10mV，10A電流對應(yīng)的功耗為1.1W，節(jié)省大約9W的功率。利用表面貼裝器件可直接通過PCB的覆銅區(qū)域散熱，因此可以很容易解決熱管理問題?？傊褂肐RF1324可省去散熱器，降低成本，簡化安裝過程，并為系統(tǒng)節(jié)省9W的能耗。

圖5：圖4所示ZDO電路的測試結(jié)果。

　　ZDO還可用于電池供電系統(tǒng)，系統(tǒng)所能提供的壓差裕量會隨著電池的工作電壓而發(fā)生顯著變化，ZDO在這樣的系統(tǒng)可有效延長電池的工作時間。

表1：零壓差穩(wěn)壓器電路的主要性能。

　　備注

　　本電路只是原理電路，只在直流輕載下進(jìn)行過測試。讀者可以對其作進(jìn)一步的開發(fā)，以優(yōu)化動態(tài)負(fù)載響應(yīng)及低輸入/輸出壓差特性。