電源設計到位需注意--固本問題

1. 開關電源這5V輸出的問題

經(jīng)常有人抱怨自己的設計的系統(tǒng)在實驗室或生產(chǎn)車間里調(diào)試老化時一點問題都沒有，可一到現(xiàn)查就不是頻繁復位就是采樣數(shù)據(jù)受干擾，真是干擾不斷。后來打開機箱看了之后發(fā)現(xiàn)其供電系統(tǒng)直接是用開關電源的5V輸出供電，正常情況下其輸出紋波僅有幾十毫伏，可到現(xiàn)場一看情況完全變了，壓根是幾倍的關系，而且串進來的噪音更是讓人害怕。于是這給我們帶來了好的機會，這5V開關電源如何用才能降低其噪音，最起碼能在降到對整個系統(tǒng)工作的影響達到我們所要求的范圍內(nèi)。

那么目前我們怎么做才能達到這個要求的范圍，很簡單，充分利用LDO和開關電源上的電位器即可(圖1-1)。

方法是在你的原始設計中電源上一定預留好LDO的位置，今天的LDO已經(jīng)不是往日的78XX那樣個頭笨重，壓降甚大的年代，哪怕你的系統(tǒng)開關電源質(zhì)量足夠好，別吝惜這該花的價錢，無非是不需要時我可以不焊接補上根短路線。

這其中涉及到一個LDO的選型問題，實際此時在LDO選取時無非要注意三個問題，一是你系統(tǒng)的最大耗電電流，二是想達到最低噪聲等級，除此之外就是如果你是5V系統(tǒng)只有0.3V的壓差空間對于一般的5V輸出開關電源，這是因為開關電源的輸出一般可以在±1%內(nèi)可調(diào)，也就是±0.5V的范圍，你總要給開關電源電壓輸出能力也留出點余量，這其中必須清楚一個概念就是LDO的壓差定義是當輸出電壓從器穩(wěn)定電壓跌落2%時輸入與輸出之間的最小電壓差。根據(jù)以上條件你可以在TI,ON,linear……等公司的網(wǎng)站上選取合適的LDO品種，品種極為豐富，在設計的時候一個關鍵點是必須通讀人家提供的datasheets文件，特別是注意LDO輸出電容的選擇，到底可不可以用電解電容還是陶瓷電容或鉭電容，這東西可要看清楚些，否則LDO的噪音也是壓不住的。另一個關鍵點是看好人家LDO的PCB標準布線結(jié)構(gòu)圖，不要輕視這個，比你花更多時間去創(chuàng)新要好得多，畢竟是人家廠商的芯片設計的延伸。事實上以往有眾多兄弟用TI的TPS系列低噪音LDO降不下來噪音，結(jié)果拿原廠DEMO板測試結(jié)果就是不一樣，最后查到的原因還是布板問題。

在LDO的選擇上我們往往最好還要知道的工藝結(jié)構(gòu)特點，當然這不是完全必須的。目前市面的LDO有雙極工藝的和CMOS工藝的。圖1-2所示的雙極性LDO和CMOS LDO的基本拓撲結(jié)構(gòu)，二者構(gòu)成的區(qū)別說簡單就是一個是晶體管構(gòu)成，一個是MOS管構(gòu)成;二者的共同點都是基準，運放，調(diào)整管閉環(huán)結(jié)構(gòu)。對于PNP晶體管的雙極性LDO其典型壓差約為0.3V，實際可能略有差別，但總體比CMOS LDO的要高。另外CMOS LDO的壓差取決與其內(nèi)部的MOSFET的導通電阻，這種類型器件的一個特點是壓差基本上與輸出電流同方向變化，即輸出電流越大壓差越大。CMOS LDO的一個好處是輸出電流加大只與MOSFET調(diào)整管有關，不會增加地線電流，而雙極性LDO則不具備此類優(yōu)勢，當輸入輸出電壓接近時,PNP管的基極電流要增加，如果時電池供電系統(tǒng)要發(fā)生此種情況恰好是電池電壓最低的時候，實際上也是容易對電池造成損壞最大的時候。

圖1-2

當然我們也不能否認雙極性LDO落伍，實際不然，目前同功率等級的LDO中，雙極性LDO往往比CMOS LDO具有更低的輸出噪音，在一些噪聲敏感的的電路和一些傳感器激勵電路中噪聲的選擇往往是關鍵因素之一，這時選擇雙極性LDO有相當?shù)膬?yōu)勢。試驗過在某24位AD系統(tǒng)中由于合理利用雙極性LDO替代原來的CMOS LDO，有效數(shù)位至少增加了半位，當時知識水平所限搞不懂原因，只是單純認為雙極性LDO的調(diào)整管是電流驅(qū)動型其抗干擾能力要優(yōu)于MOSFET電壓驅(qū)動，實際上這部分還要涉及到某些晶體管的頻響特性要優(yōu)于MOSFET的頻響特性等原因。