一種應用于開關電源的低壓高增益三級放大比較器
2 比較器的仿真結果分析
基于0.1 8μm CMOS工藝在Hspice下進行仿真。采用電源電壓VDD=1.8V。
首先對本文設計的比較器進行瞬態(tài)仿真,當輸入Vin1=0.6V,Vin2=sin(0.6 500m 1k)時,輸入輸出波形如圖6所示。圖3所示的是一級輸出、二級輸出和三級共源級輸出的波形。本文引用地址:http://butianyuan.cn/article/178851.htm
對輸出的增益進行仿真,如圖7所示。可見最大增益為143dB。在-3dB處增益為143dB,頻率為377kHz。用.meas語句測試其最大增益、-3dB增益和-3dB增益頻率如圖8所示。
3 結束語
文中電路圖在LTspice下得到netlist后,在Hspice中進行仿真。文獻中增益為104dB,工作頻率145kHz,文獻的增益為104dB,工作頻率為710kHz。本文和文獻在結構上都采用三級結構,可見本文設計的比較器既可用作PWM比較器也可用于限流比較器,其本質都是相同的。
評論