淺談數(shù)字信號(hào)處理器

一、DSP的發(fā)展歷程

    信息化的基礎(chǔ)是數(shù)字化。數(shù)字化的核心技術(shù)之一是數(shù)字信號(hào)處理。數(shù)字信號(hào)處理的任務(wù)在很大程度上需要由DSP器件來完成。DSP技術(shù)已成為人們?nèi)找骊P(guān)注的并得到迅速發(fā)展的前沿技術(shù)。DSP可以代表數(shù)字信號(hào)處理器（Digital Signal Processor），也可以代表數(shù)字信號(hào)處理技術(shù)（Digital Signal Processing），后者是理論上的技術(shù)，要通過前者變成實(shí)際產(chǎn)品。兩者結(jié)合起來就成為解決某一實(shí)際問題和實(shí)現(xiàn)某一方案的手段即數(shù)字信號(hào)處理解決方案（DSPS）。本文側(cè)重對(duì)DSP的第一種解釋—數(shù)字信號(hào)處理器進(jìn)行闡述。DSP是在模擬信號(hào)變換成數(shù)字信號(hào)以后進(jìn)行高速實(shí)時(shí)處理的專用處理器，其處理速度比最快的CPU還快10～50倍。在當(dāng)今的數(shù)字化時(shí)代背景下，DSP己成為通信、計(jì)算機(jī)、消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件。業(yè)內(nèi)人士預(yù)言，DSP將是未來集成電路中發(fā)展最快的電子產(chǎn)品，并成為電子產(chǎn)品更新?lián)Q代的決定因素。

    在DSP出現(xiàn)之前數(shù)字信號(hào)處理只能依靠MPU（微處理器）來完成。但MPU較低的處理速度無(wú)法滿足高速實(shí)時(shí)的要求。因此，70年代有人提出了DSP的理論和算法基礎(chǔ)。而DSP僅僅停留在教科書上，即便是研制出來的DSP系統(tǒng)也是由分立組件組成的，其應(yīng)用領(lǐng)域僅局限于軍事、航空航大部門。

    隨著大規(guī)模集成電路技術(shù)的發(fā)展，1982年世界上誕生了首枚DSP芯片。這種DSP器件采用微米工藝NMOS技術(shù)制作，雖功耗和尺寸稍大，但運(yùn)算速度卻比MPU快了幾十倍，尤其在語(yǔ)音合成和編碼解碼器中得到了廣泛應(yīng)用。DSP芯片的問世標(biāo)志著DSP應(yīng)用系統(tǒng)由大型系統(tǒng)向小型化邁進(jìn)了一大步。隨著CMOS技術(shù)的進(jìn)步與發(fā)展，第二代基于CMOS工藝的DSP芯片應(yīng)運(yùn)而生，其存儲(chǔ)容量和運(yùn)算速度成倍提高，成為語(yǔ)音處理、圖像硬件處理技術(shù)的基礎(chǔ)。80年代后期，第三代DSP芯片問世，運(yùn)算速度進(jìn)一步提高，其應(yīng)用于范圍逐步擴(kuò)大到通信、計(jì)算機(jī)領(lǐng)域。

    90年代DSP發(fā)展最快，相繼出現(xiàn)了第四代和第五代DSP器件?，F(xiàn)在的DSP屬于第五代產(chǎn)品，它與第四代相比，系統(tǒng)集成度更高，將DSP芯核及外圍組件綜合集成在單一芯片上。這種集成度極高的DSP芯片不僅在通信、計(jì)算機(jī)領(lǐng)域大顯身手，而且逐漸滲透到人們?nèi)粘ＯM(fèi)領(lǐng)域，前景十分可觀。

二、DSP的特點(diǎn)及優(yōu)勢(shì)

1.硬件特點(diǎn)

    （1）DSP是屬于Modified Harvard架構(gòu)，即它具有兩條內(nèi)部總線：數(shù)據(jù)總線、程序總線。程序與數(shù)據(jù)存儲(chǔ)空間分開，各有獨(dú)立的地址總線和數(shù)據(jù)總線，取指和讀數(shù)可以同時(shí)進(jìn)行，目前已達(dá)到90億次浮點(diǎn)運(yùn)算/秒（9000MFLOPS）。

    （2）采用流水作業(yè)。每條指令的執(zhí)行劃分為取指令、譯碼、取數(shù)、執(zhí)行等若干步驟，由片內(nèi)多個(gè)功能單元分別完成。相當(dāng)于多條指令并行執(zhí)行，從而大大提高了運(yùn)算速度。

    （3）獨(dú)立的硬件乘法器。乘法指令在單周期內(nèi)完成，優(yōu)化卷積、數(shù)字濾波、FFT、相關(guān)、矩陣運(yùn)算等算法中的大量重復(fù)乘法。

    （4）循環(huán)尋址（Circular addressing），位倒序（bit-reversed）等特殊指令使FFT、卷積等運(yùn)算中的尋址、排序及計(jì)算速度大大提高。1024點(diǎn)FFT的時(shí)間已小于1μs。

    （5）獨(dú)立的DMA總線和控制器。有一組或多組獨(dú)立的DMA總線，與CPU的程序、數(shù)據(jù)總線并行工作，在不影響CPU工作的條件下，DMA速度已達(dá)800Mbyte/s以上。

    （6）多處理器接口。使多個(gè)處理器可以很方便的并行或串行工作以提高處理速度。

    （7）JTAG（Joint Test Action Group）標(biāo)準(zhǔn)測(cè)試接口（IEEE 1149標(biāo)準(zhǔn)接口）。便于對(duì)DSP作片上的在線仿真和多DSP條件下的調(diào)試。

2.軟件特點(diǎn)

    （1）立即數(shù)尋址：操作數(shù)為立即數(shù)，可直接從指令中獲取。例：MOV A，＠0x16；將常數(shù)0x16送給寄存器A。

    （2）直接尋址：比如，TI公司的TMS320系列芯片將數(shù)據(jù)存儲(chǔ)器分為512頁(yè)，每頁(yè)128字。設(shè)置一個(gè)數(shù)據(jù)頁(yè)指針DP（Data Pointer），用9-bit指向一個(gè)數(shù)據(jù)頁(yè)，再加上一個(gè)7-bit的頁(yè)內(nèi)偏移地址，形成16-bit的數(shù)據(jù)地址。這樣有利于加快尋址速度。

    （3）間接尋址：①8個(gè)輔助寄存器，由一個(gè)輔助寄存器指針指定一個(gè)輔助寄存器算術(shù)單元作16-bit無(wú)符號(hào)數(shù)運(yùn)算，決定一個(gè)新的地址，裝入輔助寄存器中的一個(gè)。②8個(gè)輔助寄存器的內(nèi)容相當(dāng)靈活，可以裝入、加上、減去立即數(shù)；可以從數(shù)據(jù)存儲(chǔ)器裝人地址；還可以作一些變址尋址。③由于采用反向迸位，得以實(shí)現(xiàn)位倒序?qū)ぶ贰?/P>

    （4）獨(dú)特的乘法指令：例：MAC X0，Y0，A X：（R0）＋，X0  Y：（R4）＋N4，YO這條指令命令DSP56300：將寄存器X0和Y0中的數(shù)相乘，結(jié)果加到Acc A中，將寄存器R0所指的調(diào)存儲(chǔ)器地址中的值裝入寄存器X0，將寄存器R4所指的Y存儲(chǔ)器地址中的值裝入寄存器Y0 R0的值加1，寄存器N4的值加給R4。

    以數(shù)字信號(hào)處理為基礎(chǔ)的DSP系統(tǒng)與傳統(tǒng)的模擬信號(hào)處理系統(tǒng)相比較的優(yōu)點(diǎn)：

    （1）接口簡(jiǎn)單、方便。由于數(shù)字信號(hào)的電氣特性簡(jiǎn)單，不同的DSP系統(tǒng)相互連接時(shí)，在硬件接口上容易實(shí)現(xiàn)。在數(shù)據(jù)流接口上，各系統(tǒng)間只要遵循特定的標(biāo)準(zhǔn)協(xié)議即可。

    （2）精度高，穩(wěn)定性好。數(shù)字信號(hào)處理僅受到兩化誤差和有限字長(zhǎng)的影響，處理過程不引入其它噪聲，因此具有較高的信噪比。另外，模擬系統(tǒng)的性能受到元器件參數(shù)性能影響比較大，而數(shù)字系統(tǒng)基本不變，因此數(shù)字系統(tǒng)更便于測(cè)試、調(diào)試及批量生產(chǎn)。

    （3）編程方便，容易實(shí)現(xiàn)復(fù)雜的算法。在DSP系統(tǒng)中，DSP芯片提供了一個(gè)高速計(jì)算平臺(tái)，系統(tǒng)功能依賴于軟件編程實(shí)現(xiàn)。當(dāng)其與現(xiàn)代信號(hào)處理理論和計(jì)算數(shù)學(xué)相結(jié)合時(shí)，可以實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理功能。

    （4）集成方便?，F(xiàn)代DSP芯片都是將DSP芯核及其外圍電路綜合集成在單一芯片上。這種結(jié)構(gòu)便于設(shè)計(jì)便攜式高集成度的數(shù)字產(chǎn)品。

    另外，現(xiàn)代DSP芯片作為可編程超大集成電路（VLSI）器件，通過可下載的軟件和固件來實(shí)現(xiàn)數(shù)字信號(hào)處理功能。DSP芯片除具備普通微處理器的運(yùn)算和控制功能外，還針對(duì)高數(shù)據(jù)傳輸速率、數(shù)值運(yùn)算密集的實(shí)時(shí)數(shù)字信號(hào)處理，在處理器結(jié)構(gòu)、指令系統(tǒng)和指令流程設(shè)計(jì)上做了很大的改進(jìn)。

三、DSP面臨的問題以及挑戰(zhàn)

    日臻成熟的DSP仍然有許多需要改進(jìn)的地方，同時(shí)也面臨著諸多挑戰(zhàn)。

    （1）如何合理地安排數(shù)據(jù)流程，使之在DSP的各執(zhí)行單元間無(wú)沖突地順利執(zhí)行，仍是DSP開發(fā)人員面臨的重要的問題。由于設(shè)計(jì)的復(fù)雜性，將算法映射到DSP具體目標(biāo)硬件上時(shí)，尚不能采用高層次編程語(yǔ)言，必須使用匯編語(yǔ)言，并對(duì)器件的并行執(zhí)行機(jī)制有十分清楚的了解。而這種局限于匯編語(yǔ)言的編程設(shè)計(jì)，正是提高軟件開發(fā)效率的瓶頸。

    （2）平行結(jié)構(gòu)方面還存在問題。為了實(shí)現(xiàn)更高的吞吐量，就必須在特定單位時(shí)間內(nèi)處理更多的數(shù)據(jù)位。VLIW技術(shù)代表了指令級(jí)的平行度。超標(biāo)量結(jié)構(gòu)和超管道結(jié)構(gòu)也試圖在一個(gè)指令周期內(nèi)得到更多的指令。數(shù)據(jù)級(jí)平行度由更寬的數(shù)據(jù)字、向量化和數(shù)據(jù)流結(jié)構(gòu)來表示。由于數(shù)據(jù)字的寬度更大，因此每個(gè)指令周期指令可處理更多的數(shù)據(jù)，提高了每個(gè)時(shí)鐘周期可處理的數(shù)據(jù)位數(shù)。任務(wù)級(jí)或事務(wù)級(jí)平行度體現(xiàn)在多任務(wù)、多線程和多處理器設(shè)計(jì)中。這些結(jié)構(gòu)有望提高數(shù)據(jù)處理吞吐量，但增加的數(shù)據(jù)和指令寬度以及隨之而來的數(shù)據(jù)處理吞吐量提高要付出一定的代價(jià)。當(dāng)代碼密度和數(shù)據(jù)寬度與應(yīng)用相匹配時(shí)，它們能起幫助作用，但當(dāng)數(shù)據(jù)字寬度與處理器不相同時(shí)，它們反而會(huì)帶來很多麻煩。

    （3）大量可用的片上高速緩存正變得對(duì)系統(tǒng)的總吞吐量越來越重要，因?yàn)闃?biāo)準(zhǔn)的內(nèi)存總線和接口已無(wú)法為系統(tǒng)中每個(gè)MAC的千兆字節(jié)數(shù)據(jù)傳輸率提供支持。系統(tǒng)其余部份能否與高速處理器相配也正成為一個(gè)大問題，帶有2個(gè)ALU單元的雙MAC處理器每一時(shí)鐘周期可能需要4個(gè)數(shù)據(jù)字，或每秒需要4千兆多個(gè)數(shù)據(jù)字。

    （4）DSP的發(fā)展面臨的挑戰(zhàn)也體現(xiàn)在CPU速度的急速增快和價(jià)格的持續(xù)下降，使DSP制造商面臨兩種選擇，一種是加快DSP的發(fā)展，另一種是退出競(jìng)爭(zhēng)。各個(gè)制造商必須以多元化投資轉(zhuǎn)到單一化投資，確立以DSPS為主要發(fā)展的產(chǎn)品，即集所有技術(shù)、所有產(chǎn)品于DSP。

四、DSP的發(fā)展趨勢(shì)與前景

    DSP在其發(fā)展的道路上不斷滿足人們?nèi)找嫣岣叩囊?，正在逐漸朝向個(gè)人化和低功耗化方向發(fā)展，DSP發(fā)展的前景是非常可觀的。

    （1）系統(tǒng)級(jí)集成DSP是潮流

    縮小DSP芯片尺寸始終是DSP技術(shù)發(fā)展方向。當(dāng)前的DSP多數(shù)基于RISC（精簡(jiǎn)指令集計(jì)算）結(jié)構(gòu)，這種結(jié)構(gòu)的優(yōu)點(diǎn)是尺寸小、功耗低、性能高。各DSP廠商紛紛采用新工藝，改進(jìn)DSP芯核，并將幾個(gè)DSP芯核、MPU芯核、專用處理單元、外圍電路單元、存儲(chǔ)單元集成在一個(gè)芯片上，成為DSP系統(tǒng)級(jí)集成電路。

    （2）可編程DSP是主導(dǎo)產(chǎn)品

    可編程DSP給生產(chǎn)廠商提供了很大的靈活性。生產(chǎn)廠商可在同一個(gè)DSP平臺(tái)上開發(fā)出各種不同型號(hào)的系列產(chǎn)品，以滿足不同用戶的需求。同時(shí)，可編程DSP也為廣大用戶提供了易于升級(jí)的良好途徑。

    （3）定點(diǎn)DSP是主流

    從理論上講，雖然浮點(diǎn)DSP的動(dòng)態(tài)范圍比定點(diǎn)DSP大，且更適合于DSP的應(yīng)用場(chǎng)合，但定點(diǎn)運(yùn)算的DSP器件的成本較低，對(duì)存儲(chǔ)器的要求也較低，而且耗電較省。因此，定點(diǎn)運(yùn)算的可編程DSP器件仍是市場(chǎng)上的主流產(chǎn)品。據(jù)統(tǒng)計(jì)，目前銷售的DSP器件中的絕大多數(shù)屬于16位定點(diǎn)可編程DSP器件，預(yù)計(jì)今后的比重將逐漸增大。

    （4）追求更高的運(yùn)算速度

    目前一般的DSP運(yùn)算速度為100MIPS，即每秒鐘可運(yùn)算1億條指令。由于電子設(shè)備的個(gè)人化和客戶化趨勢(shì)，DSP必須追求更高更快的運(yùn)算速度，才能跟上電子設(shè)備的更新步伐。DSP運(yùn)算速度的提高，主要依靠新工藝改進(jìn)芯片結(jié)構(gòu)。當(dāng)前DSP器件大都采用0.5μm～0.35μmCMOS工藝，按照CMOS的發(fā)展趨勢(shì)，DSP的運(yùn)算速度再提高100倍（達(dá)到1600GIPS）是完全有可能的。

五、結(jié)束語(yǔ)

    DSP在各個(gè)領(lǐng)域日益增長(zhǎng)的應(yīng)用帶動(dòng)了DSP自身的發(fā)展，其在3C（Communications、Computers、Consumer）領(lǐng)域的運(yùn)用已經(jīng)占用了目前DSP市場(chǎng)占有量的90％，說明DSP在其它領(lǐng)域的潛力還是巨大的。在以后的發(fā)展中會(huì)以更加優(yōu)良的性能出現(xiàn)在各個(gè)領(lǐng)域中。