新聞中心

EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 單雙電源處理器上電復(fù)位功能及門(mén)限電壓的選擇

單雙電源處理器上電復(fù)位功能及門(mén)限電壓的選擇

作者: 時(shí)間:2010-11-23 來(lái)源:網(wǎng)絡(luò) 收藏

  如果無(wú)法檢測(cè)未穩(wěn)定(或一個(gè)上游的穩(wěn)定),仍有可能收到一個(gè)即將失效的告警。提供欠壓信號(hào)輸出的監(jiān)控器可已提供這個(gè)信號(hào),當(dāng)被監(jiān)視跌落至某個(gè)略高于門(mén)限的電平時(shí)(例如高150mV)這個(gè)信號(hào)變?yōu)橛行?。因此,欠壓信?hào)可用來(lái)警告電壓將有可能跌落到使POR產(chǎn)生的電平。此時(shí),和電源失效比較器發(fā)出信號(hào)時(shí)一樣,預(yù)見(jiàn)到POR將發(fā)出(由于電網(wǎng)欠壓或電源失效),備份重要數(shù)據(jù)。

  電壓排序和電壓跟蹤

  大多數(shù)雙電源供電的處理器在數(shù)據(jù)資料中規(guī)定了加電順序。有些器件象MAX6819/MAX6820能夠以正確的順序?qū)﹄娫催M(jìn)行排序。如果處理器加電順序不正確,處理器可能會(huì)鎖定、錯(cuò)誤地初始化或長(zhǎng)期運(yùn)行的可靠性下降。有時(shí),多種不同的電源電壓并不是在本地產(chǎn)生(例如 ,它們可能來(lái)自于主系統(tǒng)總線,一個(gè)外購(gòu)的模塊,或者一個(gè)不包含使能和power-OK引腳等便于排序的信號(hào)的電源)。這種情況下,和斷電順序?qū)㈦y于控制或預(yù)知,因此,有必要采用電壓排序IC。當(dāng)不同的阻性和容性負(fù)載影響到不同電源的開(kāi)啟和關(guān)閉時(shí)間時(shí),會(huì)使電源的和掉電順序無(wú)法預(yù)知,此時(shí)也有必要采用這種IC。

  MAX6741/MAX6744提供了一種獨(dú)特的方法對(duì)兩組電源進(jìn)行排序。這些器件的工作原理是,首先讓其中一路電源。然后,經(jīng)過(guò)一定延遲后,發(fā)出power-OK信號(hào)使第二組電源脫離關(guān)端模式并開(kāi)始上電。兩組電源均完成上電并經(jīng)歷了另外一段時(shí)間延遲后,MAX6741/MAX6744撤銷復(fù)位信號(hào)。

  有些處理器要求兩組電源在上電過(guò)程中彼此跟蹤。對(duì)于這種要求,MAX5039/MAX5040能夠?qū)山M電壓鉗制在一起,從而實(shí)現(xiàn)跟蹤,直到較低電壓的一組電源到達(dá)其最終電壓。在這一點(diǎn),電壓較高的電源被釋放,并繼續(xù)上升到其最終電壓。

  復(fù)位順序

  當(dāng)一個(gè)電路中包含兩個(gè)處理器時(shí),常常需要其中一個(gè)處理器先于另一個(gè)脫離復(fù)位狀態(tài)。原先,設(shè)計(jì)者采用將兩個(gè)POR連接在一起的方式滿足此要求。第一個(gè)POR的輸出同時(shí)控制著第一個(gè)處理器的復(fù)位和第二個(gè)的手動(dòng)復(fù)位輸入。第二個(gè)POR的輸出復(fù)位第二個(gè)處理器(或者,有些情況下是存儲(chǔ)器)。現(xiàn)在,用于此任務(wù)的、具有時(shí)間交錯(cuò)的復(fù)位輸出的雙POR已經(jīng)面市(圖6)。這些POR只要發(fā)現(xiàn)主電源電壓(圖6中為3.3V)跌落至內(nèi)部設(shè)定的門(mén)限以下即可發(fā)出兩路復(fù)位輸出(從POR的觸發(fā)略微提前一點(diǎn))。一旦電源恢復(fù)到門(mén)限以上,兩路復(fù)位輸出中的一路在其定時(shí)器計(jì)滿后撤銷(圖6中的/RESET1)。對(duì)于第二個(gè)POR,啟動(dòng)其定時(shí)器和撤銷其輸出需滿足兩個(gè)條件:/RESET1必須被撤銷;第二個(gè)POR所監(jiān)視的從電源電壓必須高于由外部電阻所設(shè)定的門(mén)限。如果兩個(gè)處理器由同一電源供電,RSTIN2可直接連到電源,不必再使用分壓器。

  

圖6. 通過(guò)監(jiān)視為兩個(gè)處理器供電的電源,該電路使主處理器先于從處理器脫離復(fù)位狀態(tài)。

  圖6. 通過(guò)監(jiān)視為兩個(gè)處理器供電的電源,該電路使主處理器先于從處理器脫離復(fù)位狀態(tài)。

  對(duì)于圖6中所示的MAX6392,第二個(gè)POR輸出總是在第一個(gè)之后脫離復(fù)位。事實(shí)上,它脫離復(fù)位的時(shí)間,是由第一路復(fù)位輸出撤銷開(kāi)始計(jì)算的。這樣,圖6電路迫使從處理器在主處理器已開(kāi)始工作后才脫離復(fù)位。第二POR的延遲時(shí)間可通過(guò)增加電容來(lái)加以延長(zhǎng)。

  如果需要排序三個(gè)處理器,可以考慮DS1830。該器件內(nèi)的三個(gè)POR分別工作于10ms、50ms和100ms的最短復(fù)位時(shí)間(從電源電壓越過(guò)POR門(mén)限計(jì)起)。通過(guò)單一邏輯引腳可將這些復(fù)位時(shí)間倍增二或五倍。

  結(jié)語(yǔ)

  合適的微處理器監(jiān)控器并使其正確的工作盡管看上去非常簡(jiǎn)單,但在實(shí)踐中有許多方面的問(wèn)題需要周全的考慮。對(duì)于上電復(fù)位即是如此。為電源和POR門(mén)限正確的電壓和容差需要仔細(xì)的考慮。還有,適應(yīng)處理器需求的許多新器件非常值得考慮,例如多電壓復(fù)位,復(fù)位排序,電源排序以及電壓跟蹤等。


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉