新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 新型BiCMOS帶隙基準(zhǔn)電路的設(shè)計

新型BiCMOS帶隙基準(zhǔn)電路的設(shè)計

作者: 時間:2010-11-07 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://butianyuan.cn/article/180291.htm

  

電源抑制比

  

  3 結(jié)語

  帶隙電壓作為模擬中的重要模塊對A/D采集精度、電源管理芯片的性能都有重要影響。本文了一種高精度、高電源抑制比、低電壓的帶隙,并且實現(xiàn)了對電壓的外部修調(diào)。結(jié)果表明:電路在3.3 V電源電壓,-40~+125℃下能提供穩(wěn)定的0.5 V基準(zhǔn)電壓輸出,溫漂15 ppm,低頻時電源抑制比-103 dB,達到了要求。

DIY機械鍵盤相關(guān)社區(qū):機械鍵盤DIY



上一頁 1 2 3 4 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉