利用低門限電壓延長電池壽命技術(shù)

　 多年以來，從事電源管理業(yè)務(wù)的半導(dǎo)體制造商盡力跟上終端系統(tǒng)用戶的需求。越來越多的便攜式電子產(chǎn)品在功能上花樣翻新，這些產(chǎn)品需要峰值性能，要求設(shè)計(jì)者在設(shè)備的物理尺度內(nèi)實(shí)現(xiàn)盡可能高的效率。雖然電池行業(yè)努力開發(fā)具有比傳統(tǒng)鎳鎘（NiCd）電池電量更高的替代電池技術(shù)，但還遠(yuǎn)不能滿足新一代便攜設(shè)備對(duì)能量的需求。因此，便攜式應(yīng)用不得不尋求在低功耗電路設(shè)計(jì)上的創(chuàng)新開發(fā)，使設(shè)計(jì)工程師可以讓終端系統(tǒng)以盡可能高的效率使用電池資源。在便攜式設(shè)備中，元器件是功耗預(yù)算的主要部分，而且很顯然，要跟上需求的變化，半導(dǎo)體器件制造商需要不斷創(chuàng)新，幫助降低便攜式產(chǎn)品的功耗。

　　以手機(jī)為例，降低模擬和數(shù)字基帶芯片等手持設(shè)備中主要器件的工作電壓是降低功耗的辦法之一。在不需要DSP或微處理器發(fā)揮最大性能的時(shí)候，可以降低內(nèi)核供電電壓，并且降低時(shí)鐘頻率。越來越多的新一代低功耗應(yīng)用采用了此項(xiàng)技術(shù)，以盡可能地節(jié)約系統(tǒng)能量。公式PC~(VC)2.F描述了一個(gè)DSP內(nèi)核的功耗，這里，PC是內(nèi)核的功耗，VC 是內(nèi)核電壓，F(xiàn)是內(nèi)核時(shí)鐘頻率。降低內(nèi)部時(shí)鐘頻率可以減少功耗，降低內(nèi)核供電電壓可以把功耗降得更多。

　　先進(jìn)的硅片和封裝技術(shù)能起到什么作用

　　有很多音箱新興高耗電便攜式設(shè)備性能的設(shè)計(jì)因素，本文將主要以在低電壓應(yīng)用中最常見的功率開關(guān)功率MOSFET為例，說明最新的硅技術(shù)突破在增加電源需求上的影響。為說明這些技術(shù)進(jìn)步的影響，有必要了解功率MOSFET的一些關(guān)鍵參數(shù)。

　　通道的導(dǎo)通電阻（rDS(on)）是由通道的橫向和縱向電場(chǎng)控制的。通道電阻主要由柵源電壓差決定的。當(dāng)VGS超過門限電壓(VGS(th))，F(xiàn)ET開始導(dǎo)通。許多操作要求開關(guān)接地點(diǎn)。功率MOSFET通道的電阻與由公式R= L/A確定的物理尺寸有關(guān)，這里是電阻率，L是溝道長度，A是W x T，即溝道的橫截面積。

　　在通常的FET結(jié)構(gòu)中，L和W是由器件的幾何尺寸確定的，而溝道厚度T是兩個(gè)耗盡層之間的距離。耗盡層的位置會(huì)隨柵源偏置電壓或漏源電壓而變。耗盡層的位置會(huì)隨柵源偏置電壓或漏源電壓而變。當(dāng)T在VGS和VDS的影響下減小到零時(shí)，兩個(gè)對(duì)邊的耗盡層就會(huì)連在一起，增加的溝道電阻(rDS(on))會(huì)接近無窮大。

　　圖1是rDS(on)與VGS特性的關(guān)系曲線。區(qū)域1對(duì)應(yīng)的是累積電荷不足以產(chǎn)生反向的情況。區(qū)域2對(duì)應(yīng)的條件是有足夠的電荷，使P區(qū)的一部分反向并形成溝道，但這還不夠，因?yàn)椤翱臻g電荷”效應(yīng)也是很重要的。區(qū)域3對(duì)應(yīng)的是電荷有限的情況，當(dāng)柵體電勢(shì)升高時(shí)，rDS(on)沒有明顯變化。

圖 1: rDS(on) 與VGS 特性的關(guān)系曲線