用于時(shí)間交織ADC的高精度開(kāi)環(huán)跟蹤保持電路設(shè)計(jì)

　　參考零極點(diǎn)分析，在適當(dāng)?shù)脑O(shè)計(jì)參數(shù)下，由于左半平面零點(diǎn)的存在，使得增益曲線中有一個(gè)上翹的過(guò)程，從而展寬了緩沖器帶寬，圖4所示為其緩沖的增益曲線。從圖4中給出的三種結(jié)構(gòu)的增益仿真結(jié)果可以看出，在驅(qū)動(dòng)相同的負(fù)載情況下，本文的輸出緩沖器結(jié)構(gòu)增益和有效增益帶寬都明顯好于其他兩種結(jié)構(gòu)。

　　4 仿真結(jié)果分析

　　該電路采用0.18μCMOS工藝模型，輸入信號(hào)峰峰值為1.6Vpp，采樣頻率為400 MHz，可在HSPICE仿真條件下進(jìn)行設(shè)計(jì)仿真。圖5給出了TH電路的無(wú)雜散動(dòng)態(tài)范圍仿真結(jié)果。從圖中可以看出，本TH電路結(jié)構(gòu)的靜態(tài)精度為79 dB，相對(duì)于交叉耦合對(duì)結(jié)構(gòu)的59 dB靜態(tài)精度，有近20 dB的提高。電路的動(dòng)態(tài)精度可以達(dá)到58.7 dB，相對(duì)提高了16.5 dB。可見(jiàn)，本文介紹的TH電路無(wú)論是靜態(tài)精度，還是動(dòng)態(tài)精度都優(yōu)于以往文獻(xiàn)中的結(jié)構(gòu)性能，而且在面積功耗方面也都有所縮小。

　　5 結(jié)束語(yǔ)

　　本文采用0.18 μm CMOS工藝設(shè)計(jì)了一種適用于TI-ADC的高速、低功耗開(kāi)環(huán)TH電路。仿真結(jié)果表明：通過(guò)采用高線性度自舉開(kāi)關(guān)和高增益高帶寬輸出緩沖器可以顯著改善開(kāi)環(huán)TH電路的精度?？稍?00 MHz的采樣頻率，1.6Vpp的輸入信號(hào)范圍，799.8047 MHz信號(hào)輸入頻率下，最終獲得9.5位的近似精度，同時(shí)電路功耗僅10.56mW。由此可見(jiàn)，本開(kāi)環(huán)TH電路的設(shè)計(jì)簡(jiǎn)單，功耗低，能夠較好滿足較高線性度的應(yīng)用要求