抑制電子設備中電磁干擾的產生來源
其他一些降低噪聲與電磁干擾的方法
(1)用地線將時鐘區(qū)圈起來,時鐘線盡量短。
(2)盡量為繼電器等提供某種形式的阻尼。
(3)使用滿足系統(tǒng)要求的最低頻率時鐘。
(4)時鐘產生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
(5)I/O驅動電路盡量靠近印刷板邊,讓其盡快離開印刷板。對進入印制板的信號要加濾波,從高噪聲區(qū)來的信號也要加濾波,同時用串終端電阻的辦法,減小信號反射。
(6)閑置不用的門電路輸入端不要懸空,閑置不用的運放正輸入端接地,負輸入端接輸出端。
(7)印制板盡量使用45度折線而不用90度折線布線以減小高頻信號對外的發(fā)射與耦合。
(8)時鐘、總線、片選信號要遠離I/O線和接插件。
(9)模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線,特別是時鐘。
對A/D類器件,數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。
(10)石英晶體下面以及對噪聲敏感的器件下面不要走線。
結論
在PCB設計中要處分考慮到各種干擾所產生的影響,完整的設計能夠有效擬制電磁干擾,縮短產品設計周期,提高系統(tǒng)穩(wěn)定性和可靠性。
評論