基于NiosII的高精度數(shù)控直流穩(wěn)壓電源設(shè)計(jì)

1 引言
直流穩(wěn)壓電源是各種電子設(shè)備不可缺少的組成部分，廣泛用于教學(xué)、科研、各種終端設(shè)備和通信設(shè)備中，其作用是把交流電轉(zhuǎn)換成滿(mǎn)足一定性能的直流電供給電子設(shè)備的其他部件使用。某電子設(shè)備不僅要求其供電電源具有良好的性能，還要求運(yùn)行時(shí)電源的輸出電壓值由程序可控。這種情況下，用模擬電路方法無(wú)法實(shí)現(xiàn)。針對(duì)此種應(yīng)用需求，可采用可編程邏輯器件FPGA(Field Programmable Gate Array)來(lái)實(shí)現(xiàn)這一功能：以32位嵌入式NiosⅡ軟核為處理器，將其嵌入FPGA中運(yùn)行相應(yīng)的控制程序，從而實(shí)現(xiàn)一個(gè)基于Nios II的高精度數(shù)控直流穩(wěn)壓電源。與傳統(tǒng)的數(shù)控直流穩(wěn)壓電源相比．該設(shè)計(jì)不僅結(jié)構(gòu)緊湊、精度高，而且硬件容易升級(jí)。

2 系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì)
圖1為利用SoPC Builder工具開(kāi)發(fā)的基于Nios II的數(shù)控電源硬件系統(tǒng)框圖，該系統(tǒng)實(shí)際是一個(gè)內(nèi)嵌于FPGA器件中的基于NiosⅡ軟核的嵌人式最小應(yīng)用系統(tǒng)。其硬件系統(tǒng)主要由Avalon數(shù)據(jù)總線、 EPCS控制器、鍵盤(pán)接口、Nios II軟核CPU、SDRAM控制器、LCD控制器、I／O輸出模塊和相應(yīng)的外圍器件組成。Nios II軟核CPU是32位嵌入式處理器，承擔(dān)運(yùn)算、控制和信息處理等多項(xiàng)任務(wù)；EPCS控制器及其外圍的存儲(chǔ)器，構(gòu)成串行電可擦除Flash存儲(chǔ)系統(tǒng)。主要用于存儲(chǔ)FP-GA配制文件及Nios II軟核CPU執(zhí)行程序代碼；SDRAM控制器用來(lái)控制SDRAM，保證Nios II處理器能順利地對(duì)SDRAM進(jìn)行讀寫(xiě)操作；SDRAM用于存儲(chǔ)用戶(hù)程序代碼和Nios II軟核CPU運(yùn)行時(shí)的重要數(shù)據(jù)；鍵盤(pán)和鍵盤(pán)接口構(gòu)成本系統(tǒng)的輸入設(shè)備，輸入的信息通過(guò)Avalon數(shù)據(jù)總線被送至Nios II軟核CPU；LCD控制器是用戶(hù)自定組件，它與外圍240x128液晶顯示屏構(gòu)成字符顯示設(shè)備，用于顯示人機(jī)界面和輸出電壓值。

3 關(guān)鍵器件選型
這里所用到的關(guān)鍵器件主要有可編程邏輯器件FPGA、串行電可擦除Flash存儲(chǔ)器、SDRAM存儲(chǔ)器、D／A轉(zhuǎn)換器和240x128液晶顯示器等。
考慮設(shè)計(jì)成本等因素，可編程邏輯器件FPGA采用EP1C6Q240C8低功耗器件。該器件采用邏輯陣列模塊(LAB)和查找表(LUT)結(jié)構(gòu)，內(nèi)核采用 1．5 V電壓供電，其內(nèi)部資源豐富，內(nèi)嵌5 980個(gè)邏輯單元(LE)、20個(gè)4 K字節(jié)雙口存儲(chǔ)單元(M4K RAM block)和92 160 bit的高速RAM等。串行電可擦除Flash存儲(chǔ)器采用Altera公司的EPCS16ST16N集成電路；SDRAM存儲(chǔ)器采用三星公司的 K4S641632H；D／A轉(zhuǎn)換器采用National Semiconductor公司的DAC0832；為增加顯示信息，采用240x128型液晶顯示器顯示字符。