BLACKfinTMDSP體系結構：能實現(xiàn)帶電源管理功能的多樣性應用

嵌入式系統(tǒng)應用一般可分為兩類：一類主要是數(shù)字信號處理器(DSP)強大的數(shù)值計算功能的應用，其應用實例是V.90語音頻段調制解調器的數(shù)據(jù)泵器件應用中嵌入的增強型DSP；另一類則是控制方面的應用，其應用實例是手持式計算機或數(shù)字手表。
人們對這兩類不同的應用系統(tǒng)通常采用的設計方法是，根據(jù)應用情況選用DSP處理器或微控制器(MCU)。DSP 處理器可為數(shù)值計算提供更強大的運算能力；而MCU通常易于編程并且能提供多種片內外圍器件，以便使每一種MCU更加適合其相應的應用需求。另外，這些MCU各自的指令集都與其相應的應用匹配。

盡管基于DSP與MCU這兩類器件的系統(tǒng)都有各自的用途，然而很多的應用系統(tǒng)我們無法將其簡單地歸并其中的任何一類。實際上，從某種程度上說，現(xiàn)在很多新興的嵌入式應用，尤其是那些大型的復雜系統(tǒng)，它們既有DSP又有MCU。蜂窩電話就是這方面的一個例子。蜂窩電話的大工作量通常需要一個大容量DSP器件來完成基帶信道和語音編碼器的處理工作。同時，蜂窩電話還應具備面向控制應用的一些特性，因為它要對用戶接口的很多方面以及通信協(xié)議堆棧進行管理。將來，對這種復雜的應用系統(tǒng)管理的工作量可能有增加的趨勢，可能不會再明確地區(qū)分DSP應用還是MCU應用。
一種具有在單一平臺上同時支持上述兩種工作任務的設計能力的新產(chǎn)品現(xiàn)在已經(jīng)面世，源于這種體系結構的新產(chǎn)品是ADI推出的Blackfintm DSP系列，這種新產(chǎn)品的特性之一是具有動態(tài)電源管理功能。本文將介紹該產(chǎn)品的性能、特點和優(yōu)勢等方面的有關內容。

該體系的內核是基于一個雙乘法累加器(MAC)的改進型哈佛結構。相對于單MAC內核而言，這種雙MAC內核可在一個時鐘周期內完成兩個算術運算操作，因此它能提高DSP工作的總體性能。哈佛結構可支持數(shù)據(jù)的加載、存儲操作，同時支持取指令代碼操作。這種一流的雙MAC DSP引擎的優(yōu)勢是：具有一個巧妙、正交的類似精簡指令集(RISC)微處理器的指令集，并且將單指令多數(shù)據(jù) (SIMD)和多媒體操作引入單指令集結構。除了該器件兼具DSP和MCU的功能外，它的內核在設計上增強了視頻性能和多媒體運算功能。這種體系結構簡化了新興的3G蜂窩技術應用的硬件和軟件設計，同時還具有低功耗的性能。
該體系結構在片內集成了一套豐富的、業(yè)界領先的系統(tǒng)外圍電路和存儲器。它將為下一代應用提供這樣一種可選擇的平臺，即在一塊集成的DSP芯片上同時實現(xiàn)了RISC精簡指令那樣的易編程性、多媒體功能、電源管理功能和先進的信號處理功能等。

便攜式低功耗體系結構

與其它的DSP產(chǎn)品相比，此項技術提供了世界領先的低功耗和高性能水平。本設計采用了低功耗和低電壓設計方法，并且具有動態(tài)功耗管理的特性。它可以改變工作電壓和工作頻率，大大減少了總體系統(tǒng)的功耗。與僅改變工作頻率相比，同時改變工作電壓和頻率可降低3倍的功耗，因此能延長便攜式設備中電池的工作壽命。

低功耗工作方式

這種新的DSP技術有四種低功耗工作方式。當該處理器適應降低性能的工作需求時，可大大降低功耗。另外，該電源管理控制器還對附著的電源穩(wěn)壓器提供控制功能，從而可動態(tài)地改變處理器內核的工作電壓，顯著地降低功耗。它還對每一個新DSP的外圍電路件提供定時時鐘的關斷控制，以進一步降低功耗。表1列出了每一種工作方式的電源設置。
全速工作方式—提供最高性能

在全速工作方式下，鎖相環(huán)(PLL)被啟動，并且不被旁路，它為系統(tǒng)提供最大的工作頻率。這是正常的工作狀態(tài)，在此狀態(tài)下可獲得最高的工作性能；此時，處理器內核及所有被啟動的外圍電路均以全速運行。

活動工作方式—低度節(jié)省功耗

在活動工作方式下，PLL被啟動，但是被旁路，輸入時鐘直接用來產(chǎn)生處理器內核及外圍電路所需要的時鐘。由于輸入時鐘未經(jīng)過PLL，所以大大節(jié)省了功耗。在切換回到全速方式之前，根據(jù)選擇增強性能方式或降低功耗方式的要求，利用軟件向PLL控制寄存器寫入適當?shù)目刂谱謩討B(tài)地改變PLL的倍頻比率。

松弛工作方式—中度節(jié)省功耗

在松弛工作方式下，PLL不但被旁路，還被禁止，因而可降低功耗。像活動工作方式一樣，直接用輸入時鐘來產(chǎn)生處理器內核和外圍電路所需要的時鐘。同理，由于處理器僅以輸入時鐘頻率工作，所以可明顯地節(jié)省功耗；又由于PLL被禁止，還可以進一步地節(jié)省功耗。

休眠工作方式—高度節(jié)省功耗

休眠方式停止對處理器內核提供時鐘，因而降低了功耗。然而，在這種方式下系統(tǒng)時鐘仍繼續(xù)工作。任何中斷，尤其是通過外部事件或實時時鐘(RTC)的動作產(chǎn)生的中斷都會喚醒休眠方式。在該方式下，該內核處理器實際上已停止工作，而系統(tǒng)所有的外圍電路仍然繼續(xù)工作。如果處理器內核沒有時鐘輸入，顯然會大大節(jié)省功耗。

深休眠工作方式—最大節(jié)省功耗

深休眠方式停止對處理器內核和所有的同步系統(tǒng)提供時鐘，因而最大限度地節(jié)省了功耗。然而，在這種方式下異步系統(tǒng)，例如RTC仍繼續(xù)工作，但對處理器資源的訪問受到了限制。在這種待機方式下，只能通過復位中斷方式或由RTC產(chǎn)生的中斷方式才能退出。

動態(tài)電源管理

該技術產(chǎn)品支持如下5種不同的電源區(qū)域：內部邏輯電路(PLL 和 RTC除外)、PLL、RTC、PCI I/O口、其它 I/O口。
由于采用多種電源區(qū)域，所以它能在符合工業(yè)標準和協(xié)議的同時具有最大的應用靈活性。它將DSP技術中的內部邏輯電路分隔成各自的電源區(qū)域，使PLL、RTC、PCI接口以及其它I/O口互相隔離開來，從而在不影響PLL、RTC、PCI接口以及其它I/O口設備的情況下利用其動態(tài)電源管理功能。
一個處理器的功耗可以近似地看作是其時鐘頻率和工作電壓平方的函數(shù)。下面給出了一個簡化的功耗數(shù)學表達式：
P＝C×F×V2
其中，P表示功耗，F(xiàn)表示時鐘頻率，V表示工作電壓，C表示比例常數(shù)。
從上式中可以看出，如果將時鐘頻率降低25%，可使功耗降低25%；如果將工作電壓降低25%，可使功耗降低40%以上。更進一步地講，如果時鐘頻率和工作電壓同時降低，那么節(jié)省的功耗值則是二者的迭加，因此其降低功耗的幅度是相當驚人的。
這種DSP技術的動態(tài)電源管理特性可使用戶對該處理器的輸入電壓(VDDINT)和時鐘頻率(fCLK)進行動態(tài)控制。表2列出了當處理器的輸入電壓和時鐘頻率都低于其標稱值時對應的節(jié)省功耗的估算值。
在1/3峰值頻率處，在滿足速度要求的條件下，當內核所需要的電壓降至最低時，可以將電池壽命延長10倍，如圖1所示。

圖1 帶動態(tài)電源管理的DSP

外圍電路的電源控制

這種DSP技術通過對每一個外圍電路的輸入時鐘脈沖的時序進行動態(tài)管理來提供附加的電源控制能力。這樣可使用戶根據(jù)需要通過打開或關閉輸入到每一個外圍器件的時鐘脈沖，達到用軟件細微地調節(jié)功耗的目的。例如，如果在某時某地不需要某個外圍電路工作，可通過軟件關閉其輸入時鐘；待其需要時可再打開輸入時鐘。該項DSP技術可對下列外圍電路的輸入時鐘進行控制：
PCI 接口
串行口0 和串行口1
SPI接口0 和SPI接口1
定時器 0，定時器1和定時器2
USB設備
通用 I/O口
通用異步收發(fā)器0和通用異步收發(fā)器1

結語
Blackfintm DSP系列產(chǎn)品的動態(tài)電源管理特性允許對功耗的設備場景敏感控制。系統(tǒng)設計工程師可以動態(tài)地改變DSP內核的工作頻率和電壓。由于具備動態(tài)電源管理功能，可使每mW功耗都能提供最大的計算處理能力，這就大大降低了下一代便攜式設備的功耗并延長了電池壽命。這種高度集成的、高性能的產(chǎn)品是面向視頻互聯(lián)網(wǎng)設備應用，例如視頻電話、游戲機、網(wǎng)絡終端和智能手持設備等的理想解決方案。