如何利用軟件作為激勵(lì)來(lái)加速SoC系統(tǒng)級(jí)驗(yàn)證？

　　硬件/軟件協(xié)同驗(yàn)證

　　很多硬件和驗(yàn)證工程師（甚至在某些方面軟件工程師）認(rèn)為，運(yùn)行應(yīng)用程序的任何部分不會(huì)加快設(shè)計(jì)驗(yàn)證。畢竟，如果針對(duì)設(shè)備測(cè)試驅(qū)動(dòng)程序，并針對(duì)驅(qū)動(dòng)程序測(cè)試了應(yīng)用程序，就無(wú)需進(jìn)行進(jìn)一步驗(yàn)證。但是這些工程師不會(huì)考慮在尚未系統(tǒng)地測(cè)試所有軟件的情況下發(fā)布產(chǎn)品，也不會(huì)接受在未經(jīng)系統(tǒng)測(cè)試的情況下發(fā)布要去tapeou的硬件設(shè)計(jì)。系統(tǒng)級(jí)協(xié)同驗(yàn)證測(cè)試全部的可選組件，包括硬件、軟件、或兩者的組合，從而揭露在分離情況下不會(huì)被發(fā)現(xiàn)的問(wèn)題。

軟件覆蓋范圍

　　運(yùn)行軟件提供了一個(gè)切合實(shí)際的激勵(lì)，但它不可能為驗(yàn)證空間提供足夠?qū)挼母采w范圍。軟件通常是一遍一遍地重復(fù)只具有些微差別的相似操作。因此，這種方法應(yīng)當(dāng)結(jié)合其它現(xiàn)有驗(yàn)證技術(shù)一起使用。同時(shí)，運(yùn)行大量的軟件通常不會(huì)改善驗(yàn)證效果。在不犧牲驗(yàn)證結(jié)果的情況下，通過(guò)對(duì)軟件進(jìn)行少量修改，能夠縮短較長(zhǎng)的代碼操作。例如，在上述顯示設(shè)備實(shí)例中，向所有位置寫(xiě)數(shù)據(jù)的診斷程序能夠被縮短為只寫(xiě)前3行和最后3行。這樣做不會(huì)減少覆蓋范圍，卻能使測(cè)試速度加快45倍。

　　劃分內(nèi)存系統(tǒng)

　　將代碼作為設(shè)計(jì)激勵(lì)運(yùn)行時(shí)，無(wú)疑會(huì)令人增加對(duì)設(shè)計(jì)被全面驗(yàn)證的總體信心。并且，在大多數(shù)情況下，它能暴露其它驗(yàn)證方法遺漏的設(shè)計(jì)缺陷。但是，在邏輯仿真中運(yùn)行代碼是非常慢的。邏輯仿真器通常以10Hz到100Hz的速度執(zhí)行操作。在這樣的性能水平條件下，只有少量的代碼能夠運(yùn)行。

　　以執(zhí)行代碼時(shí)產(chǎn)生的電路行為為例，連續(xù)的九條ARM指令會(huì)產(chǎn)生15個(gè)總線周期。在這15個(gè)總線周期中，只有2個(gè)和硬件操作有關(guān)。剩余的13個(gè)只支持代碼的執(zhí)行，不會(huì)對(duì)測(cè)試的設(shè)備產(chǎn)生任何影響。當(dāng)然，基于處理器高速緩存和緩沖區(qū)的設(shè)定，并非所有的這些總線周期都能獲得處理器上的外部信號(hào)。但是，即使總線周期不通過(guò)外部驅(qū)動(dòng)，它們也需要由整個(gè)電路的仿真器來(lái)處理的時(shí)鐘。降低仿真性能的不是總線周期的電路行為，而是設(shè)計(jì)中附加的時(shí)鐘驅(qū)動(dòng)。

　　把處理器的內(nèi)存系統(tǒng)分割為I/O空間、代碼空間和數(shù)據(jù)空間時(shí)，可分隔這些總線周期，只將I/O周期加入到邏輯仿真中。通過(guò)過(guò)濾邏輯仿真器中的代碼和數(shù)據(jù)周期，他們能夠在不占用仿真時(shí)間的情況下得到處理。這使得仿真速度加快。盡管全功能處理器模型執(zhí)行所有的總線周期和指令，但邏輯仿真只在總線周期處于某一特定范圍內(nèi)時(shí)才會(huì)進(jìn)行。這樣，邏輯仿真只關(guān)注專門(mén)針對(duì)被驗(yàn)證設(shè)備的總線周期。不參與邏輯仿真的分區(qū)內(nèi)存可以描述為已被軟件圖像預(yù)先初始化的“超級(jí)高速緩存”。這種“超級(jí)高速緩存”足夠大，能容納全部的軟件圖像和所有數(shù)據(jù)，并提供無(wú)限的快速訪問(wèn)。能夠放置在普通高速緩存中而不影響設(shè)計(jì)操作的內(nèi)存，都可以安全地放置在這個(gè)“超級(jí)高速緩存”中。直接由硬件訪問(wèn)的內(nèi)存區(qū)域是不可緩存的，且必須建模為硬件仿真的一部分，以向硬件提供訪問(wèn)這些內(nèi)存區(qū)域的權(quán)限。

　　增強(qiáng)的性能

　　回到假設(shè)顯示模塊，使用AMBA總線周期驅(qū)動(dòng)寄存器輸入和讀取寄存器輸出。結(jié)果，診斷和驅(qū)動(dòng)程序代碼的仿真時(shí)間減少了10倍以上，小型畫(huà)圖程序的仿真時(shí)間減少了30倍。程序所作的計(jì)算不只是將像素復(fù)制到屏幕上。它將像素和以前的圖像進(jìn)行比較，只有當(dāng)數(shù)值變化時(shí)才寫(xiě)入像素和地址。當(dāng)軟件的復(fù)雜性增加時(shí)，性能因素也隨著提高。仿真吞吐量的增加是由于不需要運(yùn)行與總線周期相關(guān)的時(shí)鐘。如果軟件完成更大的計(jì)算量，性能提高會(huì)更大。

　　使用附加的設(shè)計(jì)模塊

　　這篇文章描述了單個(gè)設(shè)計(jì)模塊激勵(lì)的代碼應(yīng)用程序。因?yàn)榇a和數(shù)據(jù)空間的內(nèi)存沒(méi)有被建模為硬件的一部分，因此可以在完成全部設(shè)計(jì)之前，在一個(gè)單獨(dú)的設(shè)計(jì)模塊上運(yùn)行這種類型的測(cè)試。它不需要設(shè)計(jì)完整的內(nèi)存子系統(tǒng)并作為仿真的一部分運(yùn)行。當(dāng)運(yùn)行一些模塊級(jí)測(cè)試時(shí)，有必要將附加的硬件組件和I/O數(shù)據(jù)流建模為仿真運(yùn)行的一部分。使用相同的過(guò)濾技術(shù)，可以把給定內(nèi)存區(qū)域的內(nèi)存處理事務(wù)傳送給任意的C函數(shù)。這可以通過(guò)建立一個(gè)基于地址范圍的回調(diào)函數(shù)實(shí)現(xiàn)。這樣，沒(méi)有建模為HDL的軟件需要的組件能夠用簡(jiǎn)單的C函數(shù)替代。同樣，對(duì)I/O端口的讀寫(xiě)可以通過(guò)基本的C函數(shù)連接到主機(jī)文件和I/O系統(tǒng)。對(duì)于包含很多硬件設(shè)計(jì)的系統(tǒng)級(jí)仿真，也可以使用相同的方法。對(duì)于這種情況，硬件模塊被替代的越少，在邏輯仿真器中出現(xiàn)的行為就會(huì)更多。

　　結(jié)語(yǔ)

　　本文介紹了一種使用軟件作為激勵(lì)以加速系統(tǒng)級(jí)驗(yàn)證的方法。使用的激勵(lì)是切合實(shí)際的，并易于快速創(chuàng)建。對(duì)設(shè)計(jì)執(zhí)行此激勵(lì)可及早揭露問(wèn)題，否則，這些問(wèn)題可能要等到創(chuàng)建虛擬原型后才會(huì)被發(fā)現(xiàn)。提高性能的關(guān)鍵在于過(guò)濾出與硬件操作無(wú)關(guān)的代碼和數(shù)據(jù)引用，并在分區(qū)內(nèi)存存儲(chǔ)中處理。這種方法能使驗(yàn)證工程師解決日益增長(zhǎng)的功能驗(yàn)證挑戰(zhàn)。Questa驗(yàn)證平臺(tái)可以自動(dòng)把固件輸入到測(cè)試平臺(tái)，加速取指令操作與內(nèi)存引用執(zhí)行，并提供源代碼級(jí)的調(diào)試環(huán)境。