如何成為出色的模擬工程師(二):放大器與比較器

作者：時間：2012-11-27 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

比較器是業(yè)界應(yīng)用極其廣泛的標準元件。比較器具有外部滯后、鎖存、靈活的電源電壓和輸出配置等多項功能和特性。作為一名出色的模擬工程師，熟練使用比較器是必須的。在實際設(shè)計應(yīng)用的比較器經(jīng)常用到，偶爾工程師也會將運算放大器來作為比較器使用，那么究竟比較器是什么呢？原理和作用是什么？運算放大器真的可以用作比較器來使用嗎？運算放大器和比較器的區(qū)別在哪里？在這里小編為大家整理了一些關(guān)于運算放大器和比較器的內(nèi)容，供大家學(xué)習(xí)和參考。

什么是比較器？比較器原理

本文引用地址：http://www.butianyuan.cn/article/185555.htm

我們從工程學(xué)教程里了解到，運算放大器需要三個內(nèi)部級才能發(fā)揮出最佳性能，比如實現(xiàn)高輸入阻抗、低輸出阻抗和高增益等。三個內(nèi)部級分別是差分輸入級、增益級（有或沒有內(nèi)部頻率補償）和輸出級。這種基本的體系結(jié)構(gòu)已經(jīng)沿用了好幾十年。早期，運算放大器曾作為數(shù)學(xué)運算的基本器件，主要以電壓和電壓信號來作標識。在反饋應(yīng)用中，通過配置放大器周邊的無源或有源器件，可以令系統(tǒng)執(zhí)行加、減、乘、除和對數(shù)等運算。

比較器其實可看成一個能夠作邏輯 “決策”的邏輯輸出電路。換句話說，它可把輸入信號與已定義的參考電平進行比較。比較器的邏輯輸出功能可以幫助用戶設(shè)計具有多樣化的額外功能的模擬電路。而且，無論是高速ADC、SAR型ADC還是Sigma-Delta ADC，比較器都是組建集成ADC的內(nèi)部基本而又關(guān)鍵的模塊。

比較器的基本體系結(jié)構(gòu)和大部份的參數(shù)屬性都與運算放大器類似。因此，運算放大器也可充當(dāng)比較器。但放大器并不是專門針對比較功能而開發(fā)的，而且放大器的數(shù)據(jù)表一般都不保證這項功能可否正常實現(xiàn)。運算放大器與比較器的最大分別在于比較器是開環(huán)設(shè)計，沒有反饋環(huán)節(jié)，而且輸出會在任何一條電源軌的范圍內(nèi)顯示差分輸入信號的極性。

此外，比較器一般都會被設(shè)計成 “過壓驅(qū)動”（overdriven），意思是它可經(jīng)常處理較大的差分輸入電壓。相反，對于運算放大器而言，它通常被設(shè)計成在較小的信號和差分電壓下運行，而這里的反饋概念通常都含有 “過驅(qū)” 意義，這樣會導(dǎo)致開環(huán)配置中的輸入出現(xiàn)飽和效應(yīng)。如果將輸入的極性倒轉(zhuǎn)，則過驅(qū)時產(chǎn)生的輸入級的飽和會導(dǎo)致信號的傳播具有一定的延遲或相位滯后。

再者，對于較大的差分輸入電壓來說，運算放大器的輸出很容易到達極限輸出，從而啟動保護功能。保護功能的啟動將會導(dǎo)致輸入阻抗的量級明顯下降，迫使過量的電流涌到輸入級，造成過載，甚至過熱。如果在設(shè)計上沒有保護的措施，那便可能導(dǎo)致整個器件損毀。因此，在器件的數(shù)據(jù)表，通常都會提供器件的最大輸入電流的額定值，以幫助設(shè)計人員決定用多少附加輸入電阻。

比較器通常都不進行頻率補償功能，因此其工作速度相當(dāng)高，同時開關(guān)時間也在某程度上取決于 “過驅(qū)”的程度。圖1表示出當(dāng)衡量一個輸出狀態(tài)變化時的差分輸入電壓。從圖中可看出過驅(qū)需要高于失調(diào)電壓才可以保證比較器有效地進行工作。一般來說，較大的過驅(qū)可加快開關(guān)時間。

比較器一般都以參數(shù)值和/或功能來分類，例如：

圖1 輸入過驅(qū)和相關(guān)的傳播延遲消散

·通用比較器；

·高速比較器（傳播延遲少于50毫微秒）；

·低壓比較器（電源電壓VCC低于5V）；

·微功率比較器（靜態(tài)電流低于20微安）；

·集成參考的比較器。

比較器的特性取決于其類別，分別為：

·傳播延遲—由施加一個差分信號與切換狀態(tài)的輸出級之間的時間延遲（例如是50%）。

·內(nèi)部或外部滯后— 滯后是一種介乎低到高開關(guān)電壓和高到低開關(guān)電壓之間的設(shè)計預(yù)算中或需激活的差別。有些比較器具備可調(diào)節(jié)滯后水平的功能，方法是通過在指定的引腳上施加電壓。

·上升及下降時間—一般是輸出電壓的10%至90%的時間，并且上升和下降緣的時間可以有差別，假如這情況出現(xiàn)，那將會導(dǎo)致輸出的周期時間會相對于輸入信號而改變。

·觸發(fā)率—指在某一個頻率下，比較器的輸出可以跟隨輸入的狀態(tài)來變化。

·消散—量度傳播延遲變化的參數(shù)。

·抖動—可以是隨機或事前決定，負責(zé)量度信號緣在時間上的不定性。

現(xiàn)今業(yè)界常用的比較器大多數(shù)是經(jīng)過優(yōu)化設(shè)計的，可為系統(tǒng)帶來增值效益。最普遍的比較器應(yīng)用類別是電平平移。現(xiàn)今，TTL和CMOS邏輯電平均已被廣泛采用。對于高速應(yīng)用而言，還可采用ECL（發(fā)射極耦合邏輯）、RSPECL（擺幅削減正發(fā)射極耦合邏輯）或LVDS（低壓差分信號）。當(dāng)需要從電纜和線路連接IC和FPGA，或在背板內(nèi)的信號速度處于由每秒數(shù)百兆位至數(shù)千兆位的高速范圍時，上述方案便會成為首選。LMH7220和 LMH7322便是可用作為高速/超高速電平比較變換的高速比較器件。

圖2表示出一個LMH7322雙高速比較器，并且以ECL變換到RSPECL的轉(zhuǎn)換器方式實現(xiàn)。ECL高速邏輯已經(jīng)沿用了很多年，尤其是供軍事或測量用以及工業(yè)用的高檔設(shè)置，而且它們屬于負電壓電平參考信號（-5.2V接地），難以連接到其它分離電源或單電源系統(tǒng)。幸而，LMH7322不單可有效解決上述的問題，與此同時比較起一般的邏輯電平移位器，它可提供給設(shè)計人員更大的自由度。該比較器在輸入和輸出電路上擁有不同的電源引腳，而其電源可以是由2.7V至12V的單一電源，又或是由±6V至±1.35V的分離電源。器件在輸入時的共模范圍可超出最低的電源電平200mV，從而令能在如此低的輸入信號電平下感測到細微的信號。在高邊上，共模范圍受到1.5V的VCCI的限制，但需配合2.7V的VCCI和VCCO，還是有可能在輸出上提供PECL邏輯電平。

圖2 ECL 到 RSPECL 的電平變換

假如典型的上升和下降時間為160ps，而典型的傳播延遲則為700ps，那便可促使該比較器為高速至每秒數(shù)千兆位的信號進行緩沖和電平平移，從而使電路適合應(yīng)用在高速數(shù)據(jù)、時移、緩沖，或是來自電纜或背板的信號恢復(fù)。一個可調(diào)節(jié)的滯后可通過HYST引腳來施行，這做法對于失真信號或DC耦合線路或移動緩慢的信號來說最為受用，因為這可避免出現(xiàn)不必要的開關(guān)和觸發(fā)。圖2中的應(yīng)用電路表示出輸入VCCI信號是處于系統(tǒng)接地電平，而VCCO電平和VEE電平則分別處于+5V和-5.2V（這便是ECL驅(qū)動器負電源電平）。此外，輸出電壓將可符合RSPECL的規(guī)格。同一個器件可以用來介接到其他的邏輯電平，只需稍為調(diào)節(jié)VCCI和VCCO及VEE電壓電平便可。加入例如是50W的適當(dāng)線路端接是有可能的，圖3所示為一基本端接例子。

圖3中的差分輸出以一個跟隨著電源電流的發(fā)射極來實現(xiàn)，并且確保兩個輸出引腳之間的擺幅差別有400mV。假如這里采用有源端接，那電壓便會低于VCCO電平2V，否則每當(dāng)端接到芯片的最負電源時，便需計算出正確的負載電阻。

圖3 LMH7322的輸出線路端接例子

此外，上升/下降時間或帶有消散的傳播延遲等參數(shù)均需要慎重考慮，而且它們不是全部都被規(guī)定。消散可以因共模、過驅(qū)和壓擺率的變化而引致，從而影響傳播延遲、工作周期和抖動。以LMH7322為例，過驅(qū)消散或比較20mV至1V過驅(qū)的變化為75ps，在這情況下會大概增加本身的傳播延遲約10%。

一個 “新類別”—精度比較器

一般比較器都有約10mV或更大的輸入失調(diào)電壓。精度型比較器的優(yōu)點很明顯，因為它可比較微弱信號。迄今為止，仍有人采用運算放大器作為比較器，就是因為一般的比較器不具有足夠的精度。在電池電量監(jiān)測應(yīng)用中，當(dāng)充電/放電的電壓梯度相對平坦時，便可采用這些參數(shù)。其他特色功能包括低功耗、高精度，及可調(diào)整的檢測閾值。

圖4 具備”低電荷”狀態(tài)顯示的電池監(jiān)視器

圖4是采用LMP7300的電池電壓監(jiān)視器，該器件具有集成式高精度電壓參考的微功率比較器。該電路的電池泄漏電流極小，典型為10mA的典型靜態(tài)電流，并且擁有2.5V至12V的寬闊電壓范圍，它可在高邊（電源線路）感應(yīng)電流和具備有一個2.048V 55ppm的電壓參考和通過兩根引腳完成的可調(diào)節(jié)滯后。開漏輸出能夠驅(qū)動一個LED或觸發(fā)一個微控制器的輸入邏輯引腳。在圖4中，R1和R2會為達到低的靜態(tài)電流而設(shè)置成高阻抗。假如要觸發(fā)一個低電池條件，那下列的公式1和2便可用來決定R1的數(shù)值：

（1）