倍頻電路的預(yù)置可逆分頻器設(shè)計(jì)

3. 基于simulink的可逆分頻器設(shè)計(jì)

采用simulink 建立可逆分頻器模型，如圖1 所示。分頻器采用五級(jí)D 觸發(fā)器實(shí)現(xiàn)，輔之以必要的控制邏輯。輸入端A、B、C、D、E 為輸入模值，I _ D為1 時(shí)分頻器工作在遞增模式，當(dāng)I _ D為0時(shí)分頻器工作在遞減模式，符合函數(shù)的輸出T連接至D觸發(fā)器的清零端，分頻器的工作波形如圖2 所示。從圖中可以看出分頻器能夠在預(yù)置模下完成遞增或遞減分頻器功能。

圖1 五級(jí)分頻器

圖2 分頻器的工作波形。

圖3 分頻器的仿真波形。

4. 基于FPGA的可逆分頻器設(shè)計(jì)

采用verilog 語(yǔ)言實(shí)現(xiàn)了可逆分頻器，其仿真波形如圖3 所示，分頻器可完成預(yù)置模以及遞增及遞減分頻功能。分頻器的verilog 代碼如圖4 所示，寄存器傳輸級(jí)網(wǎng)表如圖5 所示。

圖4 分頻器代碼。

圖5 寄存器傳輸級(jí)網(wǎng)表。

5. 總結(jié)

本文分析了變?？赡娣诸l器的工作原理，并分別采用simulink 和FPGA 實(shí)現(xiàn)了可逆分頻器。仿真結(jié)果表明分頻器能夠完成預(yù)置模，遞增和遞減分頻功能，滿足設(shè)計(jì)要求。