利用擴(kuò)頻時鐘降低電磁干擾

案例分析

在信息技術(shù)設(shè)備中，CY 25100時鐘芯片被用來驅(qū)動FPGA和以太網(wǎng)芯片(如圖4所示)。參考時鐘輸出為25MHz，沒有擴(kuò)展。125MHz信號通過片上鎖相環(huán)生成，可以是一個擴(kuò)頻時鐘。

圖4：CY25100應(yīng)用。

最初，客戶使用沒有擴(kuò)展的125MHz時鐘輸出。按照歐盟要求，該設(shè)備需要滿足EN 55022標(biāo)準(zhǔn)限值。設(shè)備樣機(jī)經(jīng)過測試后，發(fā)現(xiàn)在125MHz的多個倍頻處有44dB輻射，超過了EN 55022標(biāo)準(zhǔn)的40dB限制。通過采用不同的擴(kuò)展百分比進(jìn)行一些試驗(yàn)，在31.7kHz處進(jìn)行±2%中心擴(kuò)展減少6dB的整體設(shè)備輻射，使得系統(tǒng)滿足了EN 55022要求并提供了2dB的裕量。

為了檢驗(yàn)在電磁干擾方面擴(kuò)頻時鐘的效果，在具有最低噪聲的簡潔設(shè)置下使用鑒定板(即板上只有CY 25100器件)測量了125MHz時鐘峰值能量。沒有擴(kuò)頻時，測量到的時鐘信號峰值為-5.29dB。經(jīng)過±2%的擴(kuò)展后，時鐘峰值減少為8dB。表1顯示了擴(kuò)展百分比下的峰值減少情況。

表1：不同擴(kuò)展百分比的峰值測量。

使用擴(kuò)頻時鐘時，在電磁干擾輻射方面會有顯著改善。此外，這些改善不需要花費(fèi)時間和成本進(jìn)行樣機(jī)或電路板的重新設(shè)計(jì)。

使用擴(kuò)頻時鐘前檢查參數(shù)

抖動：在低頻處擴(kuò)頻調(diào)制高頻時鐘信號，增加了周期上的時鐘沿偏差。這樣就導(dǎo)致了更高的抖動。需要測量擴(kuò)頻時鐘的抖動，并確定時鐘接收端可以容忍擴(kuò)頻時鐘中增加的抖動。

百萬分率(PPM)誤差：百萬分率(PPM)誤差參數(shù)用來測量時鐘信號精度。由于擴(kuò)展百分比，時鐘頻率將不同于標(biāo)稱頻率，因此，PPM誤差將會增大。對于PPM誤差規(guī)格非常嚴(yán)格的應(yīng)用來說，需要確保使用擴(kuò)頻后PPM誤差仍在限制范圍內(nèi)。

擴(kuò)展已知鎖相環(huán)：假設(shè)應(yīng)用中采用單個時鐘驅(qū)動多個時鐘接收芯片，那么零延遲緩沖器就可以用來滿足時鐘接收負(fù)載。如果最初生成的時鐘信號有擴(kuò)頻，需要通過讓其經(jīng)過時鐘接收端以充分減少電磁干擾來驗(yàn)證零延遲緩沖器支持?jǐn)U展。如果零延遲緩沖器不支持?jǐn)U展，輸入擴(kuò)展將會在時鐘緩沖器輸出出現(xiàn)偏移。這被稱為跟蹤偏移，如果應(yīng)用對偏移規(guī)格要求較為嚴(yán)格(例如：同步應(yīng)用)，那么它就需要被關(guān)注。

為專門應(yīng)用選擇擴(kuò)展參數(shù)

增加擴(kuò)展百分比，峰值能量會相應(yīng)減少，但峰值降低速率并不是常數(shù)。如表1所示，當(dāng)擴(kuò)展百分比為±2%時，峰值減少8.08dB((-13.37)-(-5.29)dB)。當(dāng)擴(kuò)展百分比增加到±2.5%時，峰值減少8.82dB((-14.11)-(-5.29)dB)。因此，對于進(jìn)一步的±0.5%擴(kuò)展增量，可以觀察到小于1dB的峰值降低。

擴(kuò)展類型(向下擴(kuò)展/中心擴(kuò)展)：這取決于時鐘接收端的最高工作頻率。如果時鐘接收端支持正常頻率的±容限，可以使用中心擴(kuò)展或向下擴(kuò)展。中心擴(kuò)展可以使標(biāo)稱頻率在兩個方向上發(fā)生變化，例如，25MHz經(jīng)過±1%擴(kuò)展，可以從24.75MHz到25.25MHz變化。向下擴(kuò)展只向下變化標(biāo)稱頻率，可以確保最大頻率一直為標(biāo)稱頻率，例如，25MHz經(jīng)過-1%擴(kuò)展，將會從24.75MHz到25MHz變化。在正常頻率為最高頻率的情況下，向下擴(kuò)展是正確的選擇。