用于移動(dòng)寬帶基礎(chǔ)設(shè)施的新一代無(wú)線電數(shù)字前端解決
加入技術(shù)交流群
圖2說(shuō)明了綜合使用ASSP、FPGA和微處理器構(gòu)建的2x2的無(wú)線電設(shè)備。
ASSP一般適應(yīng)市場(chǎng)需求的速度較慢，這在它們?nèi)狈θ魏蜗馛PRI或JESD204這樣的串行接口技術(shù)可以看出。這就需要一個(gè)輔助器件，比如內(nèi)置有串行解串器的FPGA或使用外部串行解串器的低成本FPGA來(lái)完善設(shè)計(jì)。但這種設(shè)置需要大量的組件，從而導(dǎo)致PCB占位面積大，電源高度復(fù)雜，總功耗和成本都很高。
圖3所示的Zynq EPP采用雙ARM® Cortex™-A9處理器內(nèi)核（每個(gè)內(nèi)核的整數(shù)運(yùn)算性能高達(dá)2000MIPS）和一個(gè)雙精度浮點(diǎn)單元。處理器子系統(tǒng)包含存儲(chǔ)器控制器、千兆位以太網(wǎng)、UART和SPI/I²C等專用通信外設(shè)。緊鄰處理器子系統(tǒng)的是高性能可編程邏輯，其內(nèi)含500MHz DSP模塊、12.5Gbps串行解串器和大量的內(nèi)部RAM。多條低時(shí)延、高帶寬總線用于連接處理器子系統(tǒng)和可編程邏輯，同時(shí)共享存儲(chǔ)器接口可保證避免發(fā)生性能瓶頸。
圖4所示的是設(shè)備制造商如何利用Zynq實(shí)現(xiàn)當(dāng)今遠(yuǎn)程無(wú)線電裝置中的全部功能。
從圖5和圖6可以看出與現(xiàn)成的ASSP相比，這種架構(gòu)能夠?qū)崿F(xiàn)明顯的成本和功耗節(jié)約。這個(gè)示例假定信號(hào)帶寬為20MHz，有兩個(gè)發(fā)送和兩個(gè)接收路徑。Zynq還能夠支持更高的帶寬和更多數(shù)量的天線。
在2x2 20MHz LTE示例中，Zynq解決方案將功耗降低了高達(dá)50%，總材料成本相對(duì)等效ASSP設(shè)計(jì)降低了 35%~40%。另外，圖7還顯示，由于較圖2元組件數(shù)量減少，在提供圖4中相同的功能時(shí)，封裝面積可縮減達(dá)66%。
圖5 使用Zynq相對(duì)降低材料清單（BOM）成本
圖6 使用Zynq降低耗電
圖7 使用Zynq縮減封裝面積
使用Zynq還可以降低電源的復(fù)雜性和成本，同時(shí)提高無(wú)線電單元的可靠性?？煽啃缘奶岣吣軌驕p少對(duì)市場(chǎng)退貨相關(guān)的后期執(zhí)行費(fèi)用的影響，還能夠?qū)崿F(xiàn)更高的網(wǎng)絡(luò)可靠性。另外降低功耗還能夠減少散熱，從而可以使用尺寸更小、重量更輕的散熱器和機(jī)械結(jié)構(gòu)。最后，Zynq解決方案能夠結(jié)合軟硬件靈活性，在設(shè)計(jì)后期才確定無(wú)線電單元的規(guī)范。這樣可以縮短產(chǎn)品上市時(shí)間，降低風(fēng)險(xiǎn)，在設(shè)備出貨后很長(zhǎng)時(shí)間內(nèi)還能支持新功能。本文引用地址：http://www.butianyuan.cn/article/185755.htm
評(píng)論