一種低噪聲快速轉換頻率合成器的設計與實現(xiàn)
PLL芯片采用具有快速鎖定和小數(shù)-N分頻功能的ADF4193。ADF4193的輸出相位具有數(shù)字可編程功能,在工作頻率為2 GHz時,輸出信號相位誤差為0.5°rms,相位噪聲系數(shù)基底為-216 dBc/Hz,具有3線串行接口,同時片內具有低噪聲差動放大器。內部包括一個低噪聲的數(shù)字鑒頻鑒相器PFD和一個精確的差動充電泵。差動放大器將差動充電泵輸出轉換成一個單端電壓輸出,提供給外部的壓控振蕩器VCO。基于∑-△的小數(shù)分頻器允許可編程的小數(shù)-N分頻和4位參考計數(shù)器R。ADF4193小數(shù)-N鎖相環(huán)與外部的環(huán)路濾波器和壓控振蕩器可以實現(xiàn)一個完整的鎖相環(huán)路。本文引用地址:http://www.butianyuan.cn/article/185863.htm
利用ADIsimPLL軟件對方案進行了仿真驗證,圖2為不加預置措施時從最低端跳到最高端的轉換圖,圖3為未加變帶寬措施時窄帶頻率轉換圖。圖4為加變帶寬措施時窄帶頻率轉換圖??梢钥闯霾患宇A置措施時窄帶轉換很快,但寬帶轉換較慢,變帶寬明顯加速鎖定。
2 試驗結果
主要技術指標:頻率范圍190~248 MHz;頻率間隔25 kHz;輸出幅度≥5 dBm(50 Ω負載);相位噪聲-100 dBc/Hz@1kHz;-165 dBc/ Hz@3MHz; 頻率切換時間≤80μs。
圖5為使用信號源測試儀5052B測量的頻率轉換測試圖,可以看出轉換時間達到了80μs的技術要求,圖6為相位噪聲測試圖,測試為200 MHz的頻譜,可以看出,雜散點較少,雜散電平很低。相位噪聲很低,達到了設計要求。
3 結束語
采用DDS和PLL組合方案,用頻率預置和變環(huán)路帶寬等加速措施,通過仿真優(yōu)化線路參數(shù),兼顧了鎖定時間和相位噪聲指標,試驗結果表明,該合成器具有良好的相位噪聲和很短的鎖定時間,適合在超短波電臺中應用。
評論