新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 電力線載波擴頻通信調(diào)制模塊的設計

電力線載波擴頻通信調(diào)制模塊的設計

作者: 時間:2012-08-08 來源:網(wǎng)絡 收藏

的設計

本文引用地址:http://butianyuan.cn/article/185964.htm

通常系統(tǒng)的解調(diào)電路很復雜,本系統(tǒng)為了使解調(diào)電路簡單化,采取基帶信號速率與擴頻碼元周期同步同速的特殊措施,省去了解調(diào)電路中復雜的載波恢復電路。直接序列系統(tǒng)中,接收端與發(fā)送端必須實現(xiàn)載波同步、PN碼同步,才可以正常工作。同步系統(tǒng)是擴頻通信的關鍵技術。

1 本擴頻系統(tǒng)的調(diào)頻解調(diào)原理

本系統(tǒng)的載波,PN碼和基帶信號的速率來自于同一個時鐘源,而且載波頻率和PN碼頻率都是基帶信號速率的整數(shù)倍,所以系統(tǒng)在解調(diào)端獲得PN碼同步的同時,也獲得了載波的同步。

2 系統(tǒng)總體設計及參數(shù)選擇

本系統(tǒng)設計其頂層采用圖形設計方式,各基于Verilog HDL設計。圖1為系統(tǒng)圖。

1.jpg

基帶數(shù)據(jù)的碼速率為0.806 Kb/s,PN碼速率為25 Kb/s,基帶信號與PN碼相異或輸出信號去載波產(chǎn)生BPSK信號,載波的中心頻率為100 kHz。本系統(tǒng)電路各部分的時鐘源參數(shù)依據(jù)系統(tǒng)框圖選擇,晶振頻率是50 MHz,以上各部分的時鐘經(jīng)分頻后得到。

3 模塊設計及實現(xiàn)

3.1 分頻模塊

本系統(tǒng)發(fā)射的基帶數(shù)據(jù)速率是0.806 Kb/s,PN碼的頻率是25 kHz,正弦波的頻率是100 kHz,所以整個系統(tǒng)所需的時鐘為50 MHz,PN碼所需的時鐘是25 kHz,基帶信號所需的時鐘是0.806 Kb/s。為了更好地實現(xiàn)同步,后面兩者分別經(jīng)過16×125分頻,31×16×125分頻得到,分頻器通過編程實現(xiàn)。時序仿真如圖2所示。

3.2 PN碼發(fā)生器模塊

采用最大長度線性反饋移位寄存器(m序列)生成擴頻碼字,其本原多項式如下:

PN發(fā)生器的時序仿真如圖3。產(chǎn)生的25-1位PN碼為:

[ 1 1 1 1 1 0 0 1 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 1 1 0 1 1 0 0 0 ]

3.3 直接序列擴頻模塊

直接序列擴頻的實現(xiàn)比較簡單,用PN碼與信息序列模二相加(波形相乘),對基帶信息進行擴頻調(diào)制。本設計采用31位的PN碼,需要滿足如下關系Tc=31Tb(Tc為基帶信號周期;Tb為PN碼周期)。擴頻調(diào)制的時序仿真如圖4所示。

2.jpg

3.4 BPSK調(diào)制模塊

本系統(tǒng)數(shù)字正弦發(fā)生器采用了直接數(shù)字頻率合成(DDS)技術。DDS由相位累加器、相位加法器、波形存儲器(ROM)組成。其中,ROM中存放經(jīng)過采樣、量化處理后的周期連續(xù)信號一個周期波形的幅度值。在具體實現(xiàn)中ROM表采用了10位,即1 024個采樣點。利用DDS產(chǎn)生100 kHz的載波,對擴頻信號進行調(diào)制。

因此,在本設計中,BPSK的調(diào)制通過對擴頻模塊產(chǎn)生的序列對兩路相移為180°的正弦波進行選通來調(diào)制,在前面利用DDS產(chǎn)生了兩個正弦波的ROM表,通過擴頻序列對兩張表的數(shù)據(jù)進行選通,則所輸出波形能夠?qū)崿F(xiàn)BPSK調(diào)制。

在本設計中,擴頻信號與BPSK調(diào)制信號的對應關系為:“1”對應180°;“0”對應0°。所以,當數(shù)據(jù)為1時,選擇正弦波的初始相位為180°;當數(shù)據(jù)是0時,選擇正弦波的初始相位是0°,這是通過Verilog編程實現(xiàn)的。

4 系統(tǒng)聯(lián)合仿真

對各個子模塊設計仿真完之后,把各個模塊進行級聯(lián)仿真調(diào)試。頂層模塊采用原理圖輸入法,該方法具有直觀清晰的特點。系統(tǒng)級聯(lián)圖如圖5所示。

3.jpg

系統(tǒng)級聯(lián)的時序仿真如圖6所示。

4.jpg

5 結語

在FPGA芯片上實現(xiàn)了直接序列擴頻發(fā)射系統(tǒng),由于所有模塊都集成在一個芯片中,提高了系統(tǒng)的穩(wěn)定性和可靠性。且由于FPGA是一個完全的硬件構架,其中的電路全部由與非門實現(xiàn),比用傳統(tǒng)的擴頻系統(tǒng)處理速度更快,并且系統(tǒng)可以通過編程來修改升級,具有很大的靈活性。最后,因載波頻率和PN碼頻率都是基帶信號速率的整數(shù)倍,所以,系統(tǒng)在解調(diào)端獲得PN碼同步的同時,載波也獲得了同步,這樣就大大降低了后端解調(diào)器的復雜度,具有實用價值。

更多資訊請關注:21ic模擬頻道



評論


相關推薦

技術專區(qū)

關閉