新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 雷達(dá)導(dǎo)引頭DBS回波信號模擬器設(shè)計

雷達(dá)導(dǎo)引頭DBS回波信號模擬器設(shè)計

作者: 時間:2012-07-09 來源:網(wǎng)絡(luò) 收藏

摘要:半實(shí)物仿真是研制過程中性能評估及驗證的有效手段,為實(shí)現(xiàn)在實(shí)驗室內(nèi)對成像算法的評估驗證,設(shè)計一種基于FPGA和DSP硬件實(shí)現(xiàn)的,實(shí)現(xiàn)了目標(biāo)方位上信號的模擬。模擬器的數(shù)據(jù)采集結(jié)果經(jīng)成像處理后,與理論仿真結(jié)果進(jìn)行對比分析,驗證了所設(shè)計DBS的正確性。該模擬器已成功應(yīng)用于導(dǎo)引頭研制階段DBS成像算法的評估驗證。
關(guān)鍵詞:雷達(dá)導(dǎo)引頭;DBS回波;半實(shí)物仿真

0 引言
隨著導(dǎo)彈技術(shù)的發(fā)展,精確制導(dǎo)武器逐步成為現(xiàn)代戰(zhàn)爭的主要武器之一。精確制導(dǎo)武器的打擊精度主要依賴于導(dǎo)引頭的制導(dǎo)精度,為提高導(dǎo)彈打擊精度,對雷達(dá)導(dǎo)引頭的高分辨能力提出了更高的要求。提高距離分辨率可采用寬帶信號處理技術(shù),提高方位分辨率的方法主要有合成孔徑雷達(dá)(SAR)成像和多普勒波束銳化(DBS)成像技術(shù)等?;诟邔?shí)時性及工程實(shí)現(xiàn)難度低的優(yōu)勢,目前DBS成像技術(shù)在彈載平臺上獲得了廣泛工程應(yīng)用。
雷達(dá)導(dǎo)引頭研制階段對DBS成像算法評估驗證,外場試驗和調(diào)試成本較高,且對于一些邊界條件的驗證也無法實(shí)現(xiàn)。在實(shí)驗室內(nèi)采用DBS回波信號模擬器可縮短研制周期,降低研制成本。
對常規(guī)雷達(dá)導(dǎo)引頭的考核,目標(biāo)模擬器僅需要模擬目標(biāo)的距離信息;對于應(yīng)用DBS技術(shù)的高分辨雷達(dá)導(dǎo)引頭,模擬器則需要模擬目標(biāo)的距離和方位信息。為實(shí)現(xiàn)不同方位不同距離目標(biāo)回波信號的模擬仿真,本文結(jié)合DBS成像技術(shù)和回波信號模擬理論,設(shè)計了一種基于FPGA和DSP硬件實(shí)現(xiàn)的DBS回波信號模擬器,應(yīng)用于雷達(dá)導(dǎo)引頭DBS成像技術(shù)的性能評估及仿真驗證。

1 雷達(dá)導(dǎo)引頭目標(biāo)回波信號模型
首先簡要介紹目標(biāo)回波信號模擬理論,雷達(dá)發(fā)射的脈沖信號照射到目標(biāo),脈沖信號經(jīng)過時間延遲、幅度和相位經(jīng)過目標(biāo)后向散射系數(shù)調(diào)制即得到目標(biāo)的回波信號。
假設(shè)雷達(dá)發(fā)射的脈沖是線性頻率調(diào)制脈沖:
a1.jpg
式中:A(t)為脈沖幅度;τ為脈沖寬度;ω0為載頻;μ為線性頻率調(diào)制系數(shù);t為時間;rect(·)是矩形函數(shù)。
由此可得目標(biāo)的回波表達(dá)式為:
a.JPG
去載頻后得到的視頻回波信號表達(dá)式為:
b.JPG
式中:td是雷達(dá)與目標(biāo)之間的延遲時間;b為點(diǎn)散射體的幅度,其受空間傳輸距離、單元后向散射系數(shù)及天線方向圖等因素影響;R為目標(biāo)斜距;i為單元距離向指數(shù);j為單元方位向指數(shù);λ為信號波長;exp[-j4πRij(nTx)/λ]為多普勒分量,它決定方位分辨率;n(t)為噪聲信號。

2 回波信號模擬器的設(shè)計
2.1 總體設(shè)計思路
目標(biāo)模擬器主要用于目標(biāo)回波信號的模擬,目標(biāo)模擬需要提供目標(biāo)的電磁特征,包括信號的幅度、相位、頻率、延遲時間及到達(dá)角度。模擬器輸出為視頻回波信號,經(jīng)信號源上變頻為射頻信號后輸出。
模擬器主要由DSP,F(xiàn)PGA以及D/A模塊實(shí)現(xiàn),通過計算機(jī)控制界面輸入雷達(dá)導(dǎo)引頭的特性參數(shù),由DSP處理模塊完成時間延遲和多普勒頻率的計算。通過數(shù)據(jù)總線將數(shù)據(jù)下發(fā)到FPGA,由FPGA模塊完成對雷達(dá)發(fā)射信號的調(diào)制運(yùn)算。發(fā)射信號的波形數(shù)據(jù)用Matlab仿真產(chǎn)生,在FPGA設(shè)計時通過IP核調(diào)用存入ROM中。D/A模塊主要完成輸出信號的數(shù)/模轉(zhuǎn)換。模擬器硬件實(shí)現(xiàn)框圖如圖1所示。

本文引用地址:http://butianyuan.cn/article/186128.htm

c.JPG


模擬器設(shè)計n個通道,模擬n個方位,每個通道上可設(shè)置m個不同距離的目標(biāo),即實(shí)現(xiàn)n×m個點(diǎn)陣目標(biāo)的模擬。通道i的信號設(shè)計框圖如圖2所示,其中多普勒頻移fd1及距離延時控制由DSP處理模塊根據(jù)計算機(jī)控制界面輸入數(shù)據(jù)計算得到;距離延時控制實(shí)現(xiàn)計算機(jī)控制界面輸入的距離信息的轉(zhuǎn)換,其他目標(biāo)的位置通過固定延遲1,2,…,m來控制,最后通過求和即可實(shí)現(xiàn)同一方位不同距離目標(biāo)回波信號的疊加。不同通道信號產(chǎn)生框圖如圖3所示。

合成孔徑雷達(dá)相關(guān)文章:合成孔徑雷達(dá)原理

上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉