CCⅡ低通濾波器的PSpice仿真分析

0 引言

　　計(jì)算機(jī)仿真是電路設(shè)計(jì)的一個(gè)重要環(huán)節(jié)。一方面它是可以代替采用簡(jiǎn)化電路模型估算電路特性進(jìn)行驗(yàn)證的傳統(tǒng)設(shè)計(jì)方式， 能高效地進(jìn)行電路參數(shù)的確定和方案的優(yōu)選， 并在設(shè)計(jì)初期對(duì)產(chǎn)品的性能進(jìn)行可靠的預(yù)測(cè)， 從而提高設(shè)計(jì)質(zhì)量， 縮短設(shè)計(jì)周期， 節(jié)省設(shè)計(jì)費(fèi)用，故已成為現(xiàn)代設(shè)計(jì)方法中必不可少的組成部分； 另一方面， 它能利用仿真軟件得出電路性能受電路中關(guān)鍵參數(shù)的影響， 更好地掌握電路的特性和指標(biāo)， 對(duì)實(shí)際電路調(diào)試工作具有指導(dǎo)意義。本文以CCⅡ低通濾波器的設(shè)計(jì)為例， 先采用理論分析設(shè)計(jì)低通濾波電路， 然后運(yùn)用OrCAD/ Pspice 進(jìn)行仿真分析和優(yōu)化設(shè)計(jì)， 最后對(duì)設(shè)計(jì)結(jié)果進(jìn)行驗(yàn)證， 以使電路性能達(dá)到設(shè)計(jì)要求。同時(shí)， 也便于了解該電路受參數(shù)變化的影響及其高低溫情況下的性能變化等特性。

　　1 濾波電路的設(shè)計(jì)

圖1 基于CC Ⅱ的低通濾波電路

　　一般地， 圖1 所示電路的轉(zhuǎn)移函數(shù)可以通過列寫電路節(jié)點(diǎn)a, b, o 的電流方程來求得， 即對(duì)a 節(jié)點(diǎn)有：

　　式中： K 為CCⅡ的電流放大倍數(shù)。聯(lián)系以上等式可以求得圖1 所示電路的轉(zhuǎn)移函數(shù)為：

　　由圖1 所示電路的轉(zhuǎn)移函數(shù)可以得出電路參數(shù)與元件值的關(guān)系：

　　這種設(shè)計(jì)方法的主要思路是通過令R1 = R2 = R ,C1 = C2 = C 來減小元件的分散性， 然后根據(jù)式（ 7） ,式（ 8） 進(jìn)行設(shè)計(jì)， 從而確定每個(gè)元件的參數(shù)值， 其設(shè)計(jì)步驟如下：

　　（ 1） 令R1 = R2 = R, C1 = C2 = C, 并選取適當(dāng)?shù)腃 值；

　　（ 2） 根據(jù)給定的ωp 和式（ 7） , 求出R;

　?。?3） 根據(jù)給定的Q 值和式（ 8） , 求出K ;

　?。?4） 進(jìn)行PSpice 仿真分析以及優(yōu)化設(shè)計(jì)。

　　設(shè)計(jì)指標(biāo)為： f p = 105 Hz, Q = 1/ √2。

　　根據(jù)電路參數(shù)與元件值的關(guān)系以及設(shè)計(jì)步驟選取C = 1 nF, 則可求得： R = 10 k , K = √2 - 3。

　　2 電路的PSpice 仿真分析與優(yōu)化

　　首先對(duì)原始電路設(shè)計(jì)方案在OrCAD/ Capture 下繪圖， 其中CCⅡ的仿真模型采用子電路形式， 所有元件都調(diào)用PSpice 仿真庫(kù)中的模型， 選電流源為交流源，交流電路為1 A, 直流電流為0 A , 設(shè)電容C1 和C2 的初始值為0; 分析類型為AC Sw eep/ Noise, 起始頻率為10 Hz, 終止頻率為100 MHz, 掃描記錄點(diǎn)數(shù)為1 000; 掃描類型為L(zhǎng)og arithmic, 掃描方式為Decade, 以此進(jìn)行電路仿真， 得到的電路初始幅頻特性曲線如圖2所示。從電路的轉(zhuǎn)移函數(shù)可知， 圖1 所示的濾波器為二階低通濾波器， 對(duì)比二階低通濾波器的幅頻特性可以得知， 其原始電路的設(shè)計(jì)指標(biāo)不符合要求。

圖2 輸出電流I o 的頻率特性曲線

　　2. 1 電路參數(shù)分析

　　對(duì)原電路進(jìn)行參數(shù)掃描分析時(shí)， 可將基本特性分析類型設(shè)置為AC Sw eep/ Noise 進(jìn)行分析， 其他參數(shù)設(shè)置相同， 每次分別將R1 , R2, C1, C2 設(shè)置為全局變量進(jìn)行參數(shù)掃描分析， 仿真分析結(jié)果如圖3所示。此時(shí)， R1 =R2 = 10 kΩ, C1 = 10 pF, C2 = 10F。

圖3 參數(shù)掃描分析后Io 的頻率特性曲線。

　　2. 2 電路優(yōu)化設(shè)計(jì)

　　PSpice A/ A是OrCAD 高級(jí)版本新增加的高級(jí)分析工具， 包含Sensit iv ity , MONte Carlo, Smoke, Optimizer, Paramet ric Plo tter A nalysis 等高級(jí)分析功能， 它可在PSpice A/ D 分析的基礎(chǔ)上， 最大程度地提高所設(shè)計(jì)電路的性能及可靠性。靈敏度分析是電路優(yōu)化設(shè)計(jì)的第一步， 往往需要將分析結(jié)果傳給優(yōu)化設(shè)計(jì)工具Opt imizer。靈敏度分析的步驟如下：

　　（ 1） 繪制電路圖， 繪制電路圖的元件取自專供PSpice A/ A 使用的“advance”文件夾， 并采用變量表設(shè)置元件參數(shù)；

　?。?2） 執(zhí)行PSpice 分析， 確定電路的性能指標(biāo)；

　?。?3） 使用靈敏度工具Sensit iv ity 進(jìn)行靈敏度分析，將程序運(yùn)行結(jié)果傳給Opt imizer。

　　由運(yùn)行結(jié)果可知， 對(duì)電路指標(biāo)最敏感的元件是R1和C1。可以調(diào)用PSpice A/ A 中的優(yōu)化設(shè)計(jì)Opt imizer模塊對(duì)電路中最敏感的元件參數(shù)進(jìn)行調(diào)整。

　　電路的優(yōu)化設(shè)計(jì)實(shí)際上是一個(gè)約束優(yōu)化問題， 是在電路特定拓?fù)浜驮骷?shù)范圍的約束下， 通過調(diào)整元器件的值來使電路特定性能指標(biāo)達(dá)到最優(yōu)。優(yōu)化設(shè)計(jì)的步驟如下：

　　（ 1） 啟動(dòng)優(yōu)化器Opt imizer;

　?。?2） 設(shè)置優(yōu)化變量， 即設(shè)置待優(yōu)化的元件參數(shù)， 通常選擇相對(duì)于該性能指標(biāo)中靈敏度影響較大的元件參數(shù)作為優(yōu)化參數(shù)；

　　（ 3） 選擇需要優(yōu)化的元件；

　?。?4） 設(shè)置優(yōu)化目標(biāo)函數(shù)， 還需設(shè)定性能指標(biāo)的變化范圍， 即在MIN 框中指定目標(biāo)函數(shù)的最小值， 在MAX框中指定最大值， 在Weig ht 框中指定權(quán)重；

　　（ 5） 執(zhí)行優(yōu)化分析設(shè)計(jì)。優(yōu)化后的電路元件參數(shù)約為： R1= R2 = 65 kΩ , C1= 10 pF, C2 = 10F, 優(yōu)化后的特性曲線如圖4 所示。

圖4 優(yōu)化后低通濾波器的特性曲線

　　調(diào)用OrCAD/ PSpice 的函數(shù)功能可以從圖4 所示的特性曲線中得到濾波器電路的各項(xiàng)特性參數(shù)。其中，3 dB帶寬為250. 642 86 kHz; Q 值為1. 010 09; 中心頻率為106. 025 22 kHz; 3 dB 截止頻率為274. 568 34 kHz。

　　從上述參數(shù)可以看出， 優(yōu)化后的電路性能基本上（ qudiao） 符合設(shè)計(jì)指標(biāo)的要求， 同時(shí)還有一定的裕度。

　　2. 3 溫度掃描分析

　　在實(shí)際電路中， 電阻阻值以及晶體管的許多模型參數(shù)值都與溫度的關(guān)系非常密切， 溫度變化必然通過這些元器件參數(shù)值的變化引起電路特性的變化。通過OrCAD/ Pspice 中的溫度掃描分析能夠模擬電路輸出特性受溫度變化的影響。為了設(shè)置元件的溫度系數(shù)，Pspice 提供了一個(gè)專門的元件庫(kù)breakout . olb, 庫(kù)中元件的名稱為其關(guān)鍵字后加“break”, 可用該元件庫(kù)中的元件修改線路圖， 選中需設(shè)置溫度系數(shù)的元件， 再選擇菜單Edit PSpice mo del, 程序?qū)棾鯬spice Model Editor 模型編輯器， 這樣就可以在Pspice model 窗口中設(shè)置相應(yīng)的溫度系數(shù)。一般將其模型參數(shù)設(shè)置為：

　　“ . MODEL Rbreak RES R = 1 TC1 = 0. 004 TC2 =0. 000 5”即可。其中， Rbreak 是電阻的模型名稱， 必須與電路圖中的電阻標(biāo)識(shí)一致， 否則就會(huì)出錯(cuò)； RES 是電阻模型的關(guān)鍵字； R 為電阻的倍乘系數(shù)； T C1 和T C2 分別為電阻的一階、二階溫度系數(shù)。在通常的電路特性分析時(shí)， Pspice 的內(nèi)定溫度為27℃ 。圖5 給出了經(jīng)過上述優(yōu)化后的電路分別在- 20 ℃, - 10℃ , 0 ℃, 10℃ ,20℃ , 50℃ , 80℃ , 100℃ 下的濾波器特性曲線。

　　2. 4 Mo nte??Carlo 分析通過優(yōu)化設(shè)計(jì)確定電路中每一個(gè)元器件的參數(shù)值，通常稱為標(biāo)稱值。在實(shí)際生產(chǎn)中， 按照標(biāo)稱值選用的元器件值不可能完全相同， 而具有一定的離散性。這樣，實(shí)際組裝的電路特性就不可能與標(biāo)稱值模擬的結(jié)果完全相同。用PSpice 提供的MonteCar lo 分析能夠模擬實(shí)際生產(chǎn)中因元器件值的分散性所引起電路特性的分散性。

圖5 溫度掃描時(shí)濾波器的特性曲線

　　在進(jìn)行MonteCarlo 分析之前， 還需要對(duì)元器件進(jìn)行容差設(shè)置。元件的容差有器件容差， 批容差和組合容差3 種。其中， 器件容差指可以獨(dú)立變化的、由同一“ . model”語句定義的容差， 用“DEV” 表示； 批容差指同時(shí)變大或變小的容差， 用“LOT”表示； 組合容差指將器件容差與批容差組合起來使用的容差方式。容差設(shè)置的方法與溫度系數(shù)的設(shè)置方法類似。

　　Mo nte-Carlo 屬于統(tǒng)計(jì)分析中的一種， PSpice 中專門提供了統(tǒng)計(jì)分析用的元器件符合庫(kù)breakout . olb。

　　因此， 調(diào)用breakout . olb 中相應(yīng)的元件即可修改電路圖， 打開模型編輯器則可設(shè)置元件模型參數(shù)， 圖1 中的電阻參數(shù)設(shè)置為： . model Rbr eak RES （ R= 1 DEV =5% ）； 電容參數(shù)設(shè)置為： . mo del Cbr eak CAP （ C = 1DEV= 10%）； DEV= 10% 表示獨(dú)立隨機(jī)變化， 變化范圍為10%。電阻獨(dú)立隨機(jī)變化服從高斯分布， 容差范圍為5% ; 電容獨(dú)立隨機(jī)變化也服從高斯分布， 容差范圍為10%, 分析次數(shù)設(shè)為20, 選擇AC Sweep/ N oise 分析， 同時(shí)設(shè)置好其分析參數(shù)， 最后進(jìn)行蒙托卡諾分析， 所得到的3 dB 帶寬、中心頻率、Q 值、截止頻率的直方圖分別如圖6~ 圖9 所示。

　　通過蒙托卡諾分析結(jié)果的直方圖可以得知， 生產(chǎn)中只要按照Monte??Car lo 分析設(shè)定容差所要求選定的相應(yīng)參數(shù)即可。盡管在實(shí)際生產(chǎn)中存在元器件參數(shù)的分散性， 但產(chǎn)品的成品率還是較高的， 因而具有較好的實(shí)用性。

圖6 3 dB 帶寬分布直方圖

圖7 中心頻率分布直方圖

圖8 Q 值分布直方圖

圖9 3 dB 截止頻率分布直方圖

　　2. 5 最壞情況分析

　　最壞情況是一種極端情況， 在實(shí)際中出現(xiàn)的概率極低。但是， 最壞情況分析結(jié)果卻從另外一個(gè)方面反映了電路設(shè)計(jì)的好壞。如果最壞情況的分析結(jié)果都能滿足性能指標(biāo)要求或與性能指標(biāo)要求差距不大， 那么將這種電路設(shè)計(jì)用于生產(chǎn)時(shí)， 電路的質(zhì)量一定很高。電路中電容、電阻的容差設(shè)置同蒙托卡諾分析所得出的在最壞情況下的濾波器特性曲線如圖10 所示。

圖10 最壞情況下濾波器的特性曲線

　　從該特性曲線可得， 該濾波器在惡劣環(huán)境下， 仍能保持良好的中心頻率穩(wěn)定度、3 dB 帶寬、Q 值和截止頻率。

　　3 結(jié)語

　　通過使用OrCAD/ PSpice 仿真分析可以找到濾波電路的最優(yōu)參數(shù)， 并且通過參數(shù)掃描分析、溫度分析、蒙托卡諾分析、最壞情況分析， 可以得到該濾波器在參數(shù)變化、溫度變化、參數(shù)最惡劣情況下的電路特性， 同時(shí)也能獲取實(shí)際生產(chǎn)中的成品率。而現(xiàn)代電路仿真技術(shù)及EDA 技術(shù)能夠大大縮短整個(gè)設(shè)計(jì)時(shí)間， 減少反復(fù)設(shè)計(jì)，節(jié)省設(shè)計(jì)成本。在電路板生產(chǎn)出來之前， 就能獲取關(guān)于產(chǎn)品成品率、高低溫特性以及極端情況下的電路特性，以便能更全面了解電路的性能。因而能夠有效提高設(shè)計(jì)質(zhì)量以及電路在各種復(fù)雜條件下的工作能力， 從而提高成品率。