高速差動(dòng)基架的13項(xiàng)設(shè)計(jì)秘訣

秘訣 7：線頭終端

若每一訊號(hào)傳輸線路都在靠近連接器接腳的位置裝設(shè)一個(gè) 15? 至 30? 的串行電阻，便可為邊緣速率進(jìn)行濾波。邊緣速率若能減慢，便可大幅減低長(zhǎng)線頭及高邊緣速率可能引起的差動(dòng)振幅。

若在接收器輸入位置加設(shè)一個(gè)交流電終端裝置，也可達(dá)到這個(gè)效果，令線頭上的傳輸線路問(wèn)題可大致上獲得解決。圖 10 顯示根據(jù)不同串行電阻值模擬接收器輸入波形的模擬結(jié)果。這些設(shè)計(jì)只適用于多站式應(yīng)用方案。你若采用多站式應(yīng)用方案而須面對(duì)高邊緣速率及長(zhǎng)線頭的問(wèn)題，你可以考慮采用線頭終端，以便徹底解決傳輸線路的問(wèn)題。

秘訣 8：連接器及順序排列

選用哪一種連接器需視乎所用的應(yīng)用方案而定，須考慮的因素包括所需的訊號(hào)接腳數(shù)目、機(jī)械裝置、電子裝置的表現(xiàn)、以及外型大小等問(wèn)題。一般來(lái)說(shuō)，短列比長(zhǎng)列好。此外，對(duì)于大部分連接器來(lái)說(shuō)，差動(dòng)配對(duì)的數(shù)據(jù)路徑應(yīng)設(shè)于同一列之內(nèi)，而非在列與列之間，以確保各路徑均有同一長(zhǎng)度。應(yīng)由 LVDS 接腳將較遠(yuǎn)接腳上的 CMOS 訊號(hào)傳送，以便隔離 CMOS 振幅的 dv/dt。圖 11 顯示上述建議的方法。

應(yīng)采用特別的連接器或區(qū)段連接電源供應(yīng)及接地。這些接腳應(yīng)該長(zhǎng)短不一，并且互相交替，以確保按照正確的序列排列。我們建議應(yīng)由接地開(kāi)始，然后電源、輸入/輸出等依次插入。拆除時(shí)，只需按照相反次序拆除便可。

秘訣 9：安全偏壓
安全性是采用多驅(qū)動(dòng)器應(yīng)用方案經(jīng)常遇到的問(wèn)題。若所有驅(qū)動(dòng)器已關(guān)閉而又需要繼續(xù)正常作業(yè)，便需要設(shè)有安全偏壓。雖然 RX 電阻器設(shè)有最低的內(nèi)部安全偏壓，但可能需要加強(qiáng)方可采用。例如，若有關(guān)應(yīng)用方案的連接器接腳出現(xiàn) CMOS 軌對(duì)軌訊號(hào)擺動(dòng)，便需要加強(qiáng)內(nèi)部偏壓。若出現(xiàn)這個(gè)情況，也應(yīng)在終端裝置位加設(shè)上拉或下拉電阻，一如圖 12 所示。一般來(lái)說(shuō)，電阻值會(huì)介于 6K? 至 12K? 之間。當(dāng)所有驅(qū)動(dòng)器已關(guān)閉之后，輕微的正偏壓有助調(diào)節(jié)線路。這些電阻器的電阻值不宜減得太多，因?yàn)檫@樣會(huì)減低 (load down) 驅(qū)動(dòng)器的負(fù)載，減少訊號(hào)振幅。

圖 12：基架終端裝置與安全偏壓

選擇安全電阻值時(shí)須留意以下事項(xiàng)：選用的電阻必須比終端電阻大一至兩倍，以免驅(qū)動(dòng)器過(guò)量負(fù)載以及出現(xiàn)波形失真。安全偏壓的中點(diǎn)應(yīng)接近驅(qū)動(dòng)器的偏移電壓 (+1.25V)，以免總線處于主動(dòng)與三態(tài) (TRI-STATE) (即被動(dòng)) 情況之間時(shí)出現(xiàn)較大的共模偏移。上拉及下拉電阻應(yīng)同時(shí)裝設(shè)于總線的兩端，以便可以作出最快的反應(yīng)。最后需要注意的一點(diǎn)是這些訊號(hào)的質(zhì)素會(huì)比主動(dòng)驅(qū)動(dòng)方式 (開(kāi)啟/開(kāi)啟) 差。

秘訣 10：平衡與不平衡雙絞線的比較

若差動(dòng)電路不能取得平衡，便會(huì)產(chǎn)生共模噪聲。圖 13 所示的模擬結(jié)果顯示雙絞線處于不平衡的狀態(tài)。雙絞線的其中一條導(dǎo)線長(zhǎng) 14.4 跡而另一條則長(zhǎng) 16.2 跡由此產(chǎn)生的共模噪聲可能會(huì)在系統(tǒng)內(nèi)產(chǎn)生電磁干擾。

為了減少不必要的共模噪聲，差動(dòng)雙絞線內(nèi)的兩條導(dǎo)線應(yīng)該長(zhǎng)短相若，亦即盡量令導(dǎo)線的長(zhǎng)短保持一致。

圖 13：采用不平衡雙絞線所產(chǎn)生的接收器輸入共模噪聲
秘訣11：帶電插入支援

部分應(yīng)用方案的系統(tǒng)停機(jī)時(shí)間不能太長(zhǎng)。對(duì)于這些應(yīng)用方案來(lái)說(shuō)，將插卡插入正在帶電作業(yè)的總線是有其實(shí)際上的需要。只要采用冗余邏輯電路卡及互連 (系統(tǒng)) 或可以容錯(cuò)的系統(tǒng)，便可支持帶電插接。BLVDS 技術(shù)可以令數(shù)據(jù)傳輸系統(tǒng)性能更可靠、容錯(cuò)能力更高，容許插卡插入正在帶電作業(yè)的總線。對(duì)于某些應(yīng)用方案來(lái)說(shuō)，這是一個(gè)優(yōu)點(diǎn)，因?yàn)橄到y(tǒng)可以完全無(wú)需增加額外路徑，有助減低系統(tǒng)成本。

BLVDS 技術(shù)利用差動(dòng)訊號(hào)傳輸方式，透過(guò)其固有的共模抑制功能，為數(shù)據(jù)提供保護(hù)。當(dāng)插卡插入正在帶電作業(yè)的總線時(shí)，線路便增加一個(gè)電容負(fù)載。傳輸?shù)挠嵦?hào)必定會(huì)增加這個(gè)負(fù)載電容的負(fù)荷。當(dāng)電容的電荷增加，訊號(hào)電平便會(huì)下降。由于數(shù)據(jù)以差動(dòng)方式傳輸 (A-B)，因此會(huì)產(chǎn)生共模電壓調(diào)變，不會(huì)影響數(shù)據(jù)。接收器不會(huì)接納共模電壓，而 GTL 或 BTL 則采用低振幅的單端傳輸方式，因此共模電壓調(diào)變是這類傳輸方式需要面對(duì)的大問(wèn)題。對(duì)于 GTL 或 BTL 來(lái)說(shuō)，電壓若下降至臨界水平，會(huì)破壞數(shù)據(jù)的完整性，因此壓降的時(shí)間應(yīng)足夠長(zhǎng)，令接收器可以作出反應(yīng)。

進(jìn)行的測(cè)試包括將插卡插入正在帶電作業(yè)的基架，以及利用 MB100 BERT 系統(tǒng)監(jiān)測(cè)錯(cuò)誤。有關(guān)測(cè)試均在設(shè)有 18 條插槽的基架上進(jìn)行，而測(cè)試進(jìn)行時(shí) TX 插在第 11 插槽內(nèi)，而 BERT 測(cè)試機(jī)的監(jiān)測(cè)用 RX 則放于第 12 插槽。插卡則插入第 1、10、13、及 18 插槽內(nèi)。帶電插接期間，并無(wú)錯(cuò)誤檢測(cè)出來(lái)。

我們利用單觸發(fā)捕捉器 (single-trigger capture) 及單端探針將靜態(tài)信道帶電插入故障事件捕捉在示波器上 (100mV/div 的第 1 條電路)。差動(dòng)探針 (100mV/div 的第 2 條電路) 則負(fù)責(zé)監(jiān)視靜態(tài)信道。圖 14 顯示差動(dòng)噪聲容限仍能維持，而有關(guān)事件只是一次共模調(diào)變。

圖 14：帶電插入示波器所顯示的波形

為了確保帶電插入取得最好的效果，線頭負(fù)載必須保持平衡，而且兩條導(dǎo)線一旦與作業(yè)中的總線接上，必須產(chǎn)生相同的電容負(fù)載。

秘訣 12：訊號(hào)品質(zhì)

測(cè)試時(shí)我們必須檢查距離驅(qū)動(dòng)器最遠(yuǎn)的接收器，以確保訊號(hào)的品質(zhì)。量度目視圖形時(shí)必須使用 PRBS 圖，以確定符號(hào)相互干擾 (ISI) 所造成的影響。驅(qū)動(dòng)器的邊緣速率在這個(gè)位置減速時(shí)減得最慢，而此時(shí)目視圖形會(huì)關(guān)閉。不同應(yīng)用方案需要不同的訊號(hào)質(zhì)素，但眼孔開(kāi)得越大越好。我們必須查看最遠(yuǎn)的接收器位置，以確保訊號(hào)質(zhì)素符合指定數(shù)據(jù)傳輸率的規(guī)定，同時(shí)也必須利用目視圖形檢查符號(hào)相互干擾以及最后的顫動(dòng)波幅。

圖 15：DS92LV090A，18 插槽，滿載，TX@1，RX @ 18 輸入接腳，200 Mbps，PRBS15，差動(dòng)探針 P6247，HP5472OD 示波器，200mV/div, 1ns/div。

建議 13：訊號(hào)品質(zhì) (要點(diǎn)重溫)

最接近有源驅(qū)動(dòng)器的接收器位置也應(yīng)再次檢查。這個(gè)位置的邊緣速率最快，線路的傳輸效果會(huì)最差。由于位置的關(guān)系，檢查這些訊號(hào)比較困難，但仍值得作這樣的嘗試。若要確保量度準(zhǔn)確，必須緊記采用高頻寬、低電容的差動(dòng)探針。
越靠近驅(qū)動(dòng)器，線路傳輸效果便越差，因?yàn)檫@里的訊號(hào)邊緣速率最快。

總結(jié)

BLVDS 技術(shù)的出現(xiàn)帶我們進(jìn)入高效能多點(diǎn)傳輸基架的年代。多點(diǎn)傳輸配置確保所有插卡可以在最少互連的情況下互相通訊，因此是一種效率非常高的總線。但這個(gè)優(yōu)點(diǎn)也有其局限。主要線路所余下的線頭會(huì)影響傳輸線路的訊號(hào)品質(zhì)。此外，這是一種雙向的通訊方式，但只需半雙工的支持。

對(duì)于多點(diǎn)傳輸基架來(lái)說(shuō)，BLVDS 技術(shù)遠(yuǎn)較上一代的技術(shù)優(yōu)越。數(shù)據(jù)傳輸率可以高達(dá) 100 至 400 Mbps 以上，比采用 BTL 或 GTL+ 的應(yīng)用方案快四倍，更比 TTL 驅(qū)動(dòng)器應(yīng)用方案快 10 倍，不可謂不驚人。由于采用了低電流的導(dǎo)引驅(qū)動(dòng)器、CMOS 技術(shù)、以及通用的低電壓供電導(dǎo)軌，因此功率消耗可大幅減少。終端裝置必須裝設(shè)，以便提供入射波交換及提高數(shù)據(jù)傳輸率，以免產(chǎn)生反射，以及將整條輸出電流路徑連成一圈。在一般情況下均無(wú)需特別的終端裝置電壓導(dǎo)軌 (BTL 只需 2.1V，而 GTL+ 則只需 1.5V)。這個(gè)優(yōu)點(diǎn)可大幅精簡(jiǎn)終端裝置的設(shè)計(jì)，使總線的兩端只需加設(shè)一個(gè)被動(dòng)式表面貼著電阻。以前采用單端總線時(shí)往往需要兩個(gè)專用插槽供有源終端裝置使用?，F(xiàn)在采用 BLVDS 的應(yīng)用方案甚至可以騰出這兩個(gè)專用的插槽。帶電插接也可獲得支持，因?yàn)閹щ姴褰邮录?huì)在總線上產(chǎn)生接收器排斥的共模調(diào)變。

簡(jiǎn)言之，BLVDS 技術(shù)可確保主流多點(diǎn)傳輸基架應(yīng)用方案如數(shù)據(jù)通訊、電訊、因特網(wǎng)服務(wù)供貨商以及儲(chǔ)存應(yīng)用方案等能夠發(fā)揮遠(yuǎn)比以前為高的效能。