基于BiCMOS寬動(dòng)態(tài)可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)

圖3中：
(W／L)P2>(W／L)P1， (W／L)N2>(W／L)N1
電路工作時(shí)以N管為例：開(kāi)始Vc=0，此時(shí)Vgs-Vth0，所有N管截止。當(dāng)Vc上升到剛好使0Vgs2-VthVds2時(shí)，Vgs1Vgs2，Vds1=Vds2，N2先導(dǎo)通，N1截止。N2管處在飽和區(qū)，等效電阻為：

并聯(lián)在射極，使射極電阻Rs減小。當(dāng)控制電壓Vc繼續(xù)上升時(shí)，N1管才導(dǎo)通，Rs進(jìn)一步減小。通過(guò)選擇管子寬長(zhǎng)比，保證并聯(lián)電阻Ron2R-on1，導(dǎo)通后阻值變化先快后慢，很好的控制了單個(gè)電阻值變化對(duì)整體阻值的影響，保證了精度，P管導(dǎo)通情況反之。增益如下：

Vc增加時(shí)，N管逐個(gè)導(dǎo)通Rs減小，P管逐個(gè)截止Rc變大，Av變大。因Vc控制Rc，Rs同時(shí)變化，可實(shí)現(xiàn)在較小范圍控制條件下實(shí)現(xiàn)較大輸出動(dòng)態(tài)范圍變化。
1．3 控制電路
為了盡量降低噪聲系數(shù)，調(diào)整增益范圍，設(shè)計(jì)如下電路，產(chǎn)生互延遲的控制電壓V1，V2，從第二第三級(jí)起控，保證第一級(jí)處在較大增益處。如圖4所示。

C1，C2分別經(jīng)Q5，Q4充電使Vc1=Vc2=Vb=4 V，當(dāng)Iin>O時(shí)，兩路分別和由Q8，Q7構(gòu)成的電流鏡形成放電回路，分流控制電容電壓值。電容電壓為：

P1，P2組成電流鏡給C1充電，減小分流帶來(lái)的影響，使Iin很小時(shí)，V1能基本維持不變，產(chǎn)生延遲作用。
電流鏡如下：

當(dāng)Iin足夠大時(shí)，電容電壓下降經(jīng)二極管Q5，Q4箝位，保持在O．7 V左右。為了控制輸入電流在一定范圍，可以選擇合適的電阻比值和電流鏡大小。偏置部分電路未畫(huà)出。

2 版圖設(shè)計(jì)和仿真結(jié)果
使用HSpice電路仿真軟件在UMC 0．5μmBiCMOS工藝庫(kù)下仿真。在Vb=4 V下對(duì)控制電路進(jìn)行直流分析，圖5為控制電壓隨輸入電流大小變化關(guān)系圖。從圖中可看出，無(wú)放電回路時(shí)C1，C2充電在Vb=4 V，當(dāng)0Iin30μA時(shí)，C2通過(guò)Q7放電V2開(kāi)始下降，而V1則由電流鏡補(bǔ)償，電壓得到補(bǔ)充，V1下降緩慢有一個(gè)延遲過(guò)程，V1>V2；當(dāng)30μAIin70 μA時(shí)，V1和V2以同步速率下降；當(dāng)輸入電流大于70μA時(shí)，兩電壓下降最終箝位在Vds=O．7 V。