新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應用 > 為分10檔的20~200NS模擬延遲電路

為分10檔的20~200NS模擬延遲電路

作者: 時間:2010-05-20 來源:網(wǎng)絡(luò) 收藏

電路的功能

本文引用地址:http://butianyuan.cn/article/188071.htm

信號的延遲大多采用BBD器件,可獲得數(shù)毫秒的延遲時間,但其S/N不好,應用范圍受到限制。延遲時間較短時,也可使用同軸電纜,但必須占用較大空間,因此往往不太現(xiàn)實。本電路使用了集中電路網(wǎng)絡(luò)構(gòu)成的小型延遲線,以為一檔,在~0范圍內(nèi)使信號延遲。

電路工作原理

由線圈L和電容器C組成集中電路,若以特性阻抗端接,不會有反射,電路網(wǎng)絡(luò)作為低通濾波器使用。

所謂特性阻抗端接,就是從延遲線的輸出、輸入端看輸入、輸出的阻抗,本電路為350歐。

照片A救出了輸入信號脈沖從的分接點輸出波形約有NS的滯后,20~180NS分接點的輸出波形也相似。



關(guān)鍵詞: 200 20 NS 模擬

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉