基于FPGA的多路正弦波信號(hào)發(fā)生器專用芯片設(shè)計(jì)
加入技術(shù)交流群
本設(shè)計(jì)采用OR1200處理器作為主控制器，通過Wishbone總線將3個(gè)DDS模塊、UART控制器模塊、片內(nèi)RAM模塊連接到系統(tǒng)中，構(gòu)建出一個(gè)硬件平臺(tái)；然后對(duì)OR1200進(jìn)行軟件編程，使UART控制器接收專用芯片外部異步串口傳送的數(shù)據(jù)，將這些數(shù)據(jù)進(jìn)行處理后傳送到DDS模塊相應(yīng)寄存器，從而產(chǎn)生特定頻率相位的正弦波信號(hào)；最后將程序固化到片內(nèi)RAM中，在FPGA上實(shí)現(xiàn)多路正弦波信號(hào)發(fā)生器專用芯片的設(shè)計(jì)。
1 理論分析
直接數(shù)字頻率合成技術(shù)是20世紀(jì)60年代末出現(xiàn)的第三代頻率合成技術(shù)。該技術(shù)從相位概念出發(fā)，以Nyquist時(shí)域采樣定理為基礎(chǔ)，在時(shí)域中進(jìn)行頻率合成。DDS頻率轉(zhuǎn)換速度快、頻率分辨率高，并在頻率轉(zhuǎn)換時(shí)可保持相位的連續(xù)，因而易于實(shí)現(xiàn)多種調(diào)制功能。DDS是全數(shù)字化技術(shù)，其幅度、相位、頻率均可實(shí)現(xiàn)程控，并可通過更換波形數(shù)據(jù)靈活實(shí)現(xiàn)任意波形。本設(shè)計(jì)實(shí)現(xiàn)頻率相位可控的正弦波輸出。所用DDS IP軟核原理框圖如圖1所示(未給出時(shí)鐘和復(fù)位信號(hào))。
圖1中，ftw_i為頻率控制字，phase_i為相位控制字，ampl_o為正弦波信號(hào)幅度輸出，phase_o為正弦波信號(hào)相位輸出。本設(shè)計(jì)中頻率控制字的位寬為32位，選用的ROM波形數(shù)據(jù)為10×10結(jié)構(gòu)，因此相位控制字的位寬為10位，正弦波幅度輸出位寬也為10位。
圖1中第1個(gè)加法器和第1個(gè)單位延時(shí)電路構(gòu)成相位累加器。它在時(shí)鐘的控制下以步長ftw_i做累加，輸出的N位二進(jìn)制碼與M位相位控制字phase_i相加作為波形ROM的地址。由于在ROM中存取的是1/4周期的正弦波形數(shù)據(jù)，因此，根據(jù)正弦波不同的象限，由相位控制字的2個(gè)最高有效位(MSB)來控制是否對(duì)波形ROM地址進(jìn)行移位或者對(duì)幅度輸出進(jìn)行反相，最終輸出10位的正弦波數(shù)字信號(hào)。
頻率相位值從UART串口輸入，OR1200處理器根據(jù)式(1)和式(2)對(duì)數(shù)據(jù)進(jìn)行處理得出頻率相位控制字，賦給相應(yīng)DDS模塊的頻率相位寄存器，從而輸出特定頻率相位的正弦波信號(hào)[1]。
2 專用芯片硬件設(shè)計(jì)
2.1 專用芯片總體結(jié)構(gòu)設(shè)計(jì)
正弦波信號(hào)發(fā)生器專用芯片的結(jié)構(gòu)框圖如圖2所示。Wishbone總線是整個(gè)硬件平臺(tái)的系統(tǒng)總線，OR1200處理器的數(shù)據(jù)BIU(Bus Interface Unit)和指令BIU作為Wishbone總線的主設(shè)備，UART控制器、3個(gè)DDS模塊以及FPGA片上RAM作為Wishbone總線的從設(shè)備，它們通過Wishbone總線連接到系統(tǒng)中。OR1200是整個(gè)硬件平臺(tái)的主控制器，控制該專用芯片配置數(shù)據(jù)的讀入與轉(zhuǎn)換。UART控制器模塊主要實(shí)現(xiàn)該專用芯片與外部異步串口的通信，負(fù)責(zé)讀入配置數(shù)據(jù)。3個(gè)DDS模塊是產(chǎn)生正弦波信號(hào)的核心模塊，根據(jù)頻率控制字和相位控制字產(chǎn)生特定頻率相位的正弦波信號(hào)。FPGA片上RAM作為該專用芯片的片內(nèi)RAM，系統(tǒng)軟件要固化在RAM中。OR1200處理器、Wishbone總線、UART控制器模塊及片內(nèi)RAM模塊的時(shí)鐘直接連到外部時(shí)鐘源上，3個(gè)DDS模塊的時(shí)鐘由外部時(shí)鐘源通過PLL倍頻得到。本專用芯片為低電平復(fù)位。
2.2 OR1200處理器
OpenRISC1200處理器(簡稱OR1200)是Opencores組織發(fā)布維護(hù)的基于GPL并屬于OpenRISC1000序列的一款RISC處理器。OR1200是32位RISC，它具有哈佛結(jié)構(gòu)、5級(jí)整數(shù)流水線，支持虛擬內(nèi)存(MMU)，帶有基本的DSP功能，并且外部數(shù)據(jù)和地址總線接口符合Wishbone標(biāo)準(zhǔn)[2]。
OR1200通用框架由CPU/DSP核心、直接映射的數(shù)據(jù)Cache、直接映射的指令Cache、基于DTLB的Hash表的數(shù)據(jù)MMU和指令MMU、電源管理單元及接口、Tick定時(shí)器，調(diào)試單元及開發(fā)接口、中斷控制器和中斷接口、指令及數(shù)據(jù)Wishbone主機(jī)接口[3]組成。
2.3 片內(nèi)RAM設(shè)計(jì)
片內(nèi)RAM由Altera公司的EDA工具QuartusII中MegaWizard Plug-In Manager…生成。它為單端口RAM，數(shù)據(jù)總線32位，大小為8 KB。編寫的固化軟件程序編譯鏈接后轉(zhuǎn)換為hex格式，在RAM初始化時(shí)固化到其中。由QuartusII生成的片內(nèi)RAM模塊不具有Wishbone接口，本設(shè)計(jì)為其添加了1個(gè)Wishbone總線接口。
評(píng)論