基于SOPC技術的軟件無線電系統(tǒng)研究
加入技術交流群
在軟件無線電的早期實現(xiàn)方案中多是用DSP和ASIC來完成。然而這種方案有2個突出的缺點：一是系統(tǒng)的速度很難滿足高速動態(tài)實時數(shù)字信號處理的要求；二是系統(tǒng)的體積大、功耗高。這2個突出缺點制約了軟件無線電的推廣和應用。隨著可編程邏輯器件密度、規(guī)模和速度的快速增長，各個可編程邏輯器件廠商開始提出自己的SOPC片上可編程系統(tǒng)的軟件和硬件一體化解決方案，為實現(xiàn)高速數(shù)字信號處理提供了可能。本文運用基于FPGA的SOPC技術構建了軟件無線電平臺，極大地提高了數(shù)字信號處理的能力和速度，減少了系統(tǒng)的功耗和體積。
1 軟件無線電的結構
軟件無線電的核心思想是將A/D、D/A盡可能地靠近天線，減少模擬處理的環(huán)節(jié)。在接收端：由天線接收的無線電信號經(jīng)過必要的低噪聲放大后，就直接對其進行數(shù)字化(ADC)，數(shù)字化后的信號經(jīng)過DSP完成數(shù)字下變頻、數(shù)字濾波、數(shù)字解調(diào)等信號處理任務；在發(fā)射端：需要發(fā)射的基帶信號通過DSP完成數(shù)字調(diào)制、數(shù)字上變頻和數(shù)字濾波等信號處理任務后，經(jīng)DAC轉(zhuǎn)變?yōu)槟M信號，然后通過功率放大器放大到足夠功率，最后由天線發(fā)射出去。理想的軟件無線電結構如圖1所示。
實際上，上述的軟件無線電結構是很難實現(xiàn)的。首先，根據(jù)奈奎斯特采樣定理，A/D的采樣速率至少是其工作帶寬的2倍。例如：對于工作在2 MHz~2 000 MHz的JTRS電臺，其采樣頻率至少要達到4 GHz。目前A/D器件的采樣頻率很難達到這個要求，而且，如果A/D采樣后的大量數(shù)據(jù)流直接交由DSP處理，將給DSP帶來巨大的運算壓力。以A/D采樣速率僅為100 MHz的A/D器件為例，DSP每處理1個采樣信號，大約需要100次運算，則總的運算速率為100×100 M=104 MIPS。這樣高的運算速率，目前的DSP芯片還難以達到。
針對上述問題，目前最常用的一種解決方案為：基于帶通采樣的寬帶中頻軟件無線電結構。它的主要思想是：把射頻信號通過混頻搬移到中頻再帶通采樣，使得A/D采樣率、輸入帶寬滿足系統(tǒng)要求，同時在DSP前加數(shù)字下變頻器。
中頻帶通采樣軟件無線電結構采用多次混頻體制，即超外差體制，把工作頻段上的某一感興趣的寬帶射頻信號經(jīng)過放大、混頻和濾波變換到統(tǒng)一的中頻FIF上，最后由A/D轉(zhuǎn)換器對中頻信號進行采樣數(shù)字化。它的最大好處就是降低了對A/D采樣速率的要求，使軟件無線電可實現(xiàn)性更強，但是也使得射頻前端復雜化。
限于目前DSP的處理瓶頸，A/D采樣后的大量數(shù)據(jù)一般先交由數(shù)字下變頻器進行一些前期的處理再傳遞給DSP進行處理。數(shù)字下變頻器一方面從包含所有信道的寬帶信號中分離出某一用戶窄帶信道，另一方面對分離出的某一用戶通道信號抽取、濾波和降低數(shù)據(jù)速率。數(shù)字下變頻器可采用專用的ASIC芯片，如TI公司生產(chǎn)的GC5016芯片等，也可采用FPGA編程來實現(xiàn)。與專用的數(shù)字下變頻器件相比，F(xiàn)PGA具有更大的靈活性，不會過分依賴于硬件，只需對軟件進行修改就可以對系統(tǒng)進行升級和維護。
圖2所示為一種典型的帶通采樣的寬帶中頻軟件無線電結構。該設計方案中DSP主要完成基帶信號處理(如定時同步、信道估計、FFT變換、解交織、編譯碼等)。通用微處理器GPP(General Purpose Processor)一般使用實時操作系統(tǒng)RTOS(Real Time Operation System)來進行任務調(diào)度和存儲器管理。
2 軟件無線電的解決方案
本文主要實現(xiàn)圖2中的高速數(shù)字信號處理部分，數(shù)字信號處理模塊是軟件無線電的核心部分。在圖2中的是高速數(shù)字信號處理部分的一種常用方案，通常是采用分離部件搭建的系統(tǒng)存在體積大、功耗高、成本高、各個單元之間的數(shù)據(jù)傳輸速率受限等缺點。SOPC方案可解決以上問題，并且還具有極高的靈活性和可擴展性。
SOPC技術是美國Altrea公司于2000年最早提出的。SOPC是一種特殊的嵌入式系統(tǒng)：首先，它是系統(tǒng)芯片(SOC)，即由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設計方式，可裁剪、可升級、可擴充，并具備軟硬件在系統(tǒng)可編程的功能。它結合了SOC和FPGA的優(yōu)點，具有以下基本特征：至少包含1個以上的嵌入式處理器IP核；具有小容量片內(nèi)高速RAM資源；豐富的IP核資源可供靈活選擇；有足夠的片上可編程邏輯資源；處理器調(diào)試接口和FPGA編程接口共用或并存；可包含部分可編程模擬電路；單芯片、低功耗[3]。
目前主要的嵌入式處理器IP核有軟核和硬核2種，本文采用Altera公司的Nios II軟核處理器。Nios II核是用戶可隨意配置和構建的32位總線指令集和數(shù)據(jù)通道的嵌入式微處理器IP核，采用Avalon總線結構通信接口。Nios II有3種性能的處理器內(nèi)核可供選擇：快速的內(nèi)核(Nios II/f)提供高性能；經(jīng)濟的內(nèi)核(Nios II/e)滿足低成本；標準的內(nèi)核(Nios II/s)則用于性能和尺寸的平衡。此外，Nios II核含有許多可配置的接口模塊核，包括：可配置高速緩存(包括片內(nèi)ESB、外部SRAM或SDRAM)模塊、可配置RS232通信口、SDRAM控制器、標準以太網(wǎng)協(xié)議接口、DMA、定時器、協(xié)處理器等。在下載進FPGA前，用戶可根據(jù)設計要求，利用Quartus II和SOPC Builder，對Nios II及其外圍系統(tǒng)進行構建，使該嵌入式系統(tǒng)在硬件結構、功能特點、資源占用等方面全面滿足用戶系統(tǒng)設計的要求。Nios II核在同一FPGA中被植入的數(shù)量沒有限制，只要FPGA的資源允許[4]。
采用SOPC技術對圖2中的高速數(shù)字信號處理部分進行改進，設計的SOPC方案如下：將原來由ASIC、DSP和GPP完成的工作全部交由1片F(xiàn)PGA構成的SOPC系統(tǒng)來完成。本文介紹了一種基于SOPC技術的軟件無線電系統(tǒng)解決方案，如圖3所示。
評論