基于ADV7183B的視頻解碼系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
當(dāng)前，數(shù)字影像設(shè)備種類繁多，視音頻處理硬件與軟件技術(shù)高度發(fā)達(dá)[2]，為數(shù)字視頻的流行起到了推波助瀾的作用。在很長的一段時間內(nèi)，圖像處理將成為信息技術(shù)的前沿領(lǐng)域和熱門課題。圖像處理技術(shù)的應(yīng)用取得了良好的社會效益和經(jīng)濟(jì)效益，其原因主要在于計(jì)算機(jī)技術(shù)以及大規(guī)模集成電路技術(shù)的發(fā)展與成熟，使得利用嵌入式系統(tǒng)作為視頻圖像的輸入輸出處理正逐漸成為主流，硬件解決方案也從專用處理芯片、DSP發(fā)展至FPGA，極大地提高了系統(tǒng)的靈活性、小型化。
1 系統(tǒng)設(shè)計(jì)
利用單片機(jī)MSP430F169與解碼芯片ADV7183B的配置，使得整個視頻解碼系統(tǒng)可以靈活地根據(jù)輸入視頻源進(jìn)行相應(yīng)的配置以輸出不同的數(shù)字視頻數(shù)據(jù)。MSP430F169的最高運(yùn)算速度達(dá)到8 MIPS，具有易操作、低功耗等特點(diǎn)[3-4]，特別是其可通過I2C接口與解碼器進(jìn)行數(shù)據(jù)傳輸，以實(shí)現(xiàn)對不同格式視頻輸入源的解碼。而ADV7183B是一款綜合的視頻解碼芯片[5-6]，它能夠自動將一種兼容國際標(biāo)準(zhǔn)NTSC或PAL的模擬視頻基帶信號轉(zhuǎn)換成另一種兼容8 bit/16 bit CCIR656的YCrCb型4:2:2的數(shù)字視頻數(shù)據(jù)，其靈活的數(shù)字式輸出接口能夠在基于緩存器結(jié)構(gòu)和行鎖時鐘的系統(tǒng)中完成視頻解碼和轉(zhuǎn)換功能。視頻解碼系統(tǒng)的硬件框圖如圖1所示。MSP430F169是主控芯片，針對不同的模擬視頻源，利用C語言編程，對解碼芯片ADV7183B的寄存器進(jìn)行相應(yīng)的配置，產(chǎn)生符合要求的數(shù)字視頻數(shù)據(jù)及行、場信號，以便于視頻后處理系統(tǒng)進(jìn)行濾波、顯示。
數(shù)字視頻數(shù)據(jù)是把模擬視頻信號解碼為Y、U、V分量后，將其分別進(jìn)行A/D量化采樣，轉(zhuǎn)換為數(shù)字視頻流，時間上也按上面的順序依次輸出。這里，采用的是成立于1927年的國際無線電咨詢委員會CCIR656(Consultative Committee of International Radio)標(biāo)準(zhǔn)[7-8]，也稱為ITU-R BT.656。該標(biāo)準(zhǔn)規(guī)定：Y、U、V 3個分量的抽樣頻率分別為13.5 MHz、6.75 MHz、6.75 MHz。采用線性量化，每個樣點(diǎn)的量化比特用于演播室為10 bit，用于傳輸則為8 bit。Y、U、V 3個分量樣點(diǎn)之間比例為4:2:2，數(shù)據(jù)格式如圖2所示。
圖2中，T為采樣時鐘37 ns(27 MHz)；SAV為有效視頻開始的定時基準(zhǔn)標(biāo)志碼；EAV為有效視頻結(jié)束的定時基準(zhǔn)標(biāo)志碼；每個基準(zhǔn)信號由4個周期的數(shù)據(jù)組成，格式為FF，00，00，XY，以16進(jìn)制表示，前3個為固定的前綴，第4個字用來定義奇偶場、場消隱和行消隱信息。在消隱期間，傳輸80 H，10 H，80 H，10 H；在有效期間，按Cb，Y，Cr，Y，Cb，Y順序傳送。
2 ADV7183B的設(shè)置
根據(jù)實(shí)際需要，這里采用了Analog Device公司的ADV7183B芯片作為系統(tǒng)的解碼芯片。它是一款綜合的視頻解碼芯片，能夠處理NTSC或PAL制式下的CVBS、S-Video、YPrPb 3種格式的輸入視頻源，從而廣泛地應(yīng)用于放映機(jī)、數(shù)字電視、DVD、游戲機(jī)等電子產(chǎn)品。ADV7183B的主要特點(diǎn)[9]如下：
(1)內(nèi)部帶有行鎖定系統(tǒng)時鐘（LLC）和自適應(yīng)數(shù)字線長跟蹤（ADLLT）電路，可以提供雙重視頻鎖定功能；
(2)具有實(shí)時時鐘、信息輸出功能以及3行色度梳狀濾波器；
(3)具有完整的AGC和箝位控制功能，可對色度、亮度、飽和度和對比度進(jìn)行編程視頻調(diào)節(jié)；
(4)可自動進(jìn)行NTSC或PAL檢測，且有12個模擬視頻輸入信道；
(5)可設(shè)置為二線連續(xù)雙向端口模式，并與I2C兼容；
(6)支持不同模式的視頻輸入和16 bit寬度總線數(shù)字輸出；
(7)輸入峰峰值為0.5 V～2 V。
通過不同的配置，ADV7183B的6個模擬視頻輸入信道可支持6個CVBS輸入信號、3個S-video輸入信號和2個YPrPb構(gòu)成的模擬視頻輸入信號，可由寄存器INSEL控制輸入源的類型和信道。此外，ADV7183B支持3種輸出接口模式：兼容LLC的同步像素接口、CAPI接口和SCAPI接口，默認(rèn)模式為兼容LLC的8 bit CCIR656數(shù)據(jù)。
在電路設(shè)計(jì)時，ADV7183B的工作晶振為27 MHz，ALSB為地址片選端口，由于軟件程序的設(shè)計(jì)需要，將其接地，置為低電平。CVBS接入AIN5腳，S-Video接入AIN1和AIN4腳，YPrPb則接入AIN2、AIN3和AIN6腳；P0~P15為數(shù)據(jù)輸出端；LLC1、LLC2為時鐘輸出端口，當(dāng)為8 bit數(shù)據(jù)輸出時，LLC1為27 MHz，LLC2為13.5 MHz。而當(dāng)為16 bit數(shù)據(jù)輸出時，LLC1和LLC2均為13.5 MHz；HS為行同步信號輸出，VS為場同步信號輸出，F(xiàn)IELD為奇偶場信號輸出。當(dāng)系統(tǒng)通電后，板上的2個LED燈會交替閃爍10次，提示用戶可通過按鍵進(jìn)行輸入源信道的選擇操作：SW1鍵選擇S-Video視頻源輸入，SW2鍵選擇YPrPb視頻源輸入，若不操作則默認(rèn)CVBS視頻源輸入。
由于MSP430F169和ADV7183B均有自帶的I2C模塊，利用I2C總線協(xié)議，系統(tǒng)通過中斷程序進(jìn)行解碼芯片的各種寄存器配置，從而產(chǎn)生YCrCb型4:2:2的數(shù)字視頻數(shù)據(jù)，軟件流程圖如圖3所示。
評論