基于MATLAB用于諧波檢測(cè)的數(shù)字低通濾波器的設(shè)計(jì)

Scopel顯示的是50Hz正弦波，Scope2顯示的是50Hz疊加上250Hz、350Hz正弦波后的波形，Scope顯示的是通過我們?cè)O(shè)計(jì)的低通濾波器后的波形，對(duì)比圖3(a)、(b)可以看出，濾波后的波形保留了50Hz的信號(hào)，且略有延遲，并將高頻部分有效地濾除，說明設(shè)計(jì)的濾波器符合要求。

3 數(shù)字低通濾波器FPGA實(shí)現(xiàn)
數(shù)字濾波器的實(shí)現(xiàn)方法一般有以下幾種：
(1)采用加法器、乘法器、延時(shí)器設(shè)計(jì)專用的濾波電路。
(2)在通用計(jì)算機(jī)系統(tǒng)中加上專用的加速處理機(jī)設(shè)計(jì)實(shí)現(xiàn)。
(3)用通用的可編程DSP芯片實(shí)現(xiàn)。
(4)用專用的DSP芯片實(shí)現(xiàn)。在一些特殊的場(chǎng)合，要求的信號(hào)處理速度極高，用通用DSP芯片很難實(shí)現(xiàn)。這種芯片將相應(yīng)的濾波算法在芯片內(nèi)部用硬件實(shí)現(xiàn)，無需進(jìn)行編程。
(5)采用FPGA／CPLD設(shè)計(jì)實(shí)現(xiàn)。
在上述幾種方法中，第(2)種方法的缺點(diǎn)是速度較慢，一般可用于DSP算法的模擬。第(1)、(4)種方法專用性強(qiáng)，應(yīng)用受到很大的限制。第(3)、(5)種方法都可以通過編程來實(shí)現(xiàn)各種數(shù)字濾波，使用DSP器件實(shí)現(xiàn)雖然簡(jiǎn)單，但由于程序順序執(zhí)行，執(zhí)行速度必然不快。FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號(hào)處理任務(wù)，相對(duì)于串行運(yùn)算為主導(dǎo)的通用DSP芯片來說，其并行性和可擴(kuò)展性更好。但長(zhǎng)期以來，F(xiàn)PGA一直被用于系統(tǒng)邏輯或時(shí)序控制上，很少有信號(hào)處理方面的應(yīng)用，其原因主要是因?yàn)樵贔PGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)?，F(xiàn)在這個(gè)問題得到了解決，使FPGA在數(shù)字信號(hào)處理方面有了長(zhǎng)足的發(fā)展。
文獻(xiàn)中是在Matlab中設(shè)計(jì)出數(shù)字低通濾波器后，得到其系統(tǒng)函數(shù)H(z)的系數(shù)，然后將系數(shù)轉(zhuǎn)換為二進(jìn)制，再利用VHDL語言進(jìn)行編程，而編程的過程非常繁瑣。
本文利用FDATool可以直接得到VHDL文件，在其菜單欄中的選擇Fargets＼Generate HDL，在打開的界面中選擇VHDL file，建立文件名為filter．vhd，同時(shí)可以得到測(cè)試文件filter tb．vhd。利用QuartusII軟件打開以上文件進(jìn)行編譯、綜合，最后將其下載到FPGA中即可實(shí)現(xiàn)低通濾波器的功能。

4 結(jié)束語
本文利用Matlab中的FDATool實(shí)現(xiàn)了IIR數(shù)字低通濾波器的設(shè)計(jì)及仿真，設(shè)計(jì)過程簡(jiǎn)單、直接，大大縮減了設(shè)計(jì)開發(fā)的時(shí)間。采用FPGA進(jìn)行濾波器的硬件設(shè)計(jì)，能夠達(dá)到諧波檢測(cè)實(shí)時(shí)性和準(zhǔn)確性的要求，為電力有源濾波器諧波檢測(cè)中低通濾波器的設(shè)計(jì)提供了參考。同時(shí)在實(shí)際應(yīng)用中，可以方便地對(duì)濾波器參數(shù)進(jìn)行修改，很容易實(shí)現(xiàn)其他各種濾波器的設(shè)計(jì)，具有一定的工程設(shè)計(jì)參考價(jià)值。