新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 32階FIR濾波器的FPGA實現

32階FIR濾波器的FPGA實現

作者: 時間:2009-12-22 來源:網絡 收藏

采用上面介紹的凱澤窗,利用Matlab編程計算得到32階低通參數如下:

本文引用地址:http://www.butianyuan.cn/article/188447.htm


32階低通幅頻特性圖如圖1所示。

上述求得的系數是浮點型的,而在設計中使用的數據是定點型的,所以在設計之前要將系數轉化為定點型,即系數的量化。在本文中采用數字信號處理(DSP)技術中的Q值法對系數進行量化。為了兼顧精度和所占用的資源,本文的系數用12位二進制來量化,得到的整數系數結果如下:



關鍵詞: FPGA FIR 濾波器

評論


相關推薦

技術專區(qū)

關閉