新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 32階FIR濾波器的FPGA實(shí)現(xiàn)

32階FIR濾波器的FPGA實(shí)現(xiàn)

作者: 時(shí)間:2009-12-22 來源:網(wǎng)絡(luò) 收藏

采用上面介紹的凱澤窗,利用Matlab編程計(jì)算得到32階低通參數(shù)如下:

本文引用地址:http://butianyuan.cn/article/188447.htm


32階低通幅頻特性圖如圖1所示。

上述求得的系數(shù)是浮點(diǎn)型的,而在設(shè)計(jì)中使用的數(shù)據(jù)是定點(diǎn)型的,所以在設(shè)計(jì)之前要將系數(shù)轉(zhuǎn)化為定點(diǎn)型,即系數(shù)的量化。在本文中采用數(shù)字信號(hào)處理(DSP)技術(shù)中的Q值法對(duì)系數(shù)進(jìn)行量化。為了兼顧精度和所占用的資源,本文的系數(shù)用12位二進(jìn)制來量化,得到的整數(shù)系數(shù)結(jié)果如下:



關(guān)鍵詞: FPGA FIR 濾波器

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉