Sobel邊緣檢測的FPGA實(shí)現(xiàn)
加入技術(shù)交流群
隨著設(shè)計(jì)復(fù)雜度的增加，使用IP核已經(jīng)成為一種常用的設(shè)計(jì)方法。QuartusⅡ軟件提供的Megafunt-tions是基于Altera底層硬件結(jié)構(gòu)最合理的成熟應(yīng)用模塊，在代碼中使用Megafunctions這類IP資源，不但能將設(shè)計(jì)者從繁瑣的代碼編寫中解脫出來，更重要的是，在大多數(shù)情況下Megafunctions的綜合和實(shí)現(xiàn)結(jié)果比用戶編寫的代碼更優(yōu)。而且只需要簡單地設(shè)置選取宏功能模塊的相關(guān)參數(shù)就可以在程序中調(diào)用它們，因此宏功能模塊的使用也十分方便。QuartusⅡ的Mega-functins中包含有算術(shù)運(yùn)算(Arithmetic)、邏輯門(Gates)、I／O、存貯器(Storage)等四個系列，可以根據(jù)系統(tǒng)設(shè)計(jì)需求靈活選用。
在實(shí)時圖像處理中，用Sobel算子進(jìn)行物體的邊緣檢測是經(jīng)常用到的算法，由于對處理速度要求較高，因此用純軟件的方法很難達(dá)到要求。而FPGA對同時可完成的處理任務(wù)幾乎沒有限制，適合高速、并行信號處理，并且FPGA密度高、容量大，有內(nèi)置存儲器、容易實(shí)現(xiàn)，所以FPGA廣泛用于實(shí)時圖像處理系統(tǒng)中。
在此通過調(diào)用基于RAM的移位寄存器altshifttaps、可編程乘加器altmult add、可編程多路并行加法器parallel_add和參數(shù)化絕對值運(yùn)算模塊lpm_abs，實(shí)現(xiàn)了基于FPGA的Sobel邊緣檢測。最后給出設(shè)計(jì)系統(tǒng)的仿真結(jié)果，通過與Matlab仿真結(jié)果相比較，可以看出該設(shè)計(jì)獲得了很好的邊緣檢測效果。
1 Sobel邊緣檢測算法
圖1給出了Sobel邊緣檢測算法框圖。從圖中可以看出對一副圖像進(jìn)行Sobel邊緣檢測時首先要利用Sobel算子計(jì)算出水平梯度和垂直梯度，然后再把兩個方向的梯度結(jié)合起來，最后應(yīng)用門限處理模塊判斷圖像邊緣并輸出邊緣檢測結(jié)果。
圖2(a)為一副圖像的3×3區(qū)域，圖2(b)和圖2(c)分別為Sobel算子的x方向(垂直方向)梯度算子和y方向(水平方向)梯度算子。當(dāng)采用Sobel算子對圖2(a)所示的3×3區(qū)域做梯度計(jì)算時，可得標(biāo)記為z5的像素點(diǎn)x方向梯度和y方向的梯度分量分別為：
梯度的計(jì)算需要Gx，Gy這兩個分量按公式
聯(lián)合使用。然而實(shí)際執(zhí)行時，為了運(yùn)算方便可以采用公式
f△|Gx|+|Gy|對梯度進(jìn)行近似。
該設(shè)計(jì)在門限處理時，采用基本全局門限：當(dāng)某像素點(diǎn)(x，y)的梯度值XXXXf(x，y)大于或等于設(shè)定的門限T時，規(guī)定該點(diǎn)的灰度值為255，反之則為0。即：
2 Sobel邊緣檢測的硬件實(shí)現(xiàn)
根據(jù)圖1所示的Sobel邊緣檢測算法框圖，可得FPGA硬件實(shí)現(xiàn)Sobel邊緣檢測時應(yīng)該包含梯度計(jì)算模塊和門限處理模塊。此外在硬件實(shí)現(xiàn)時還要采用圖像數(shù)據(jù)緩沖模塊對圖像做緩沖處理，以便進(jìn)一步對圖像數(shù)據(jù)做模板處理。門限處理模塊可以通過編寫VerilogHDL代碼實(shí)現(xiàn)。以下主要介紹圖像數(shù)據(jù)緩沖模塊和梯度計(jì)算模塊。
2．1 圖像數(shù)據(jù)緩沖模塊器
在圖像的空域?yàn)V波中，為了得到3×3的方形模板窗，常使用FIFO(First In First Out)模塊作為圖像數(shù)據(jù)的緩沖器。這里通過應(yīng)用基于RAM的移位寄存器宏模塊altshift taps實(shí)現(xiàn)了同樣的功能，而且還省去了一些控制信號，使用十分方便。
altshift_taps宏功能模塊是一個可配置的、具有抽頭(Taps)輸出的移位寄存器，每個抽頭在移位寄存器鏈的指定位置輸出數(shù)據(jù)。圖3(a)和圖3(b)分別為定制的8位輸入／8位輸出、3抽頭，且相鄰兩個抽頭相距256個寄存器的altshift_taps0功能模塊及其內(nèi)部寄存器鏈結(jié)構(gòu)圖，圖3(b)中的Buffer0，Buffer1，Buffer2分別為由256個8位移位寄存器構(gòu)成的寄存器鏈。當(dāng)圖像的第N行數(shù)據(jù)在像素時鐘同步下從shiftin[7：0]端輸入到altshift_taps0的Buffer0后，隨著第N+1行圖像數(shù)據(jù)輸入到Buffer0中，第N行的圖像數(shù)據(jù)依次存入Buffer1中，而當(dāng)?shù)贜十2行圖像數(shù)據(jù)存入Buffer0后，Buffer1和Buffer2中分別存放的是第N+1行和第N行的圖像數(shù)據(jù)，從而實(shí)現(xiàn)緩沖圖像數(shù)據(jù)的功能。這樣在像素時鐘的同步下，第N+2，N+1，N行的同一列數(shù)據(jù)分別從tap0x[7：0]，taplx[7：0]，tap2x[7：0]端輸出給梯度計(jì)算模塊，進(jìn)行梯度計(jì)算。
2．2 梯度計(jì)算模塊
Sobel邊緣檢測中，圖像像素點(diǎn)梯度的計(jì)算可由So-bel算子與圖像像素卷積運(yùn)算的輸出經(jīng)梯度計(jì)算公式計(jì)算獲得。圖5是圖4所示的3×3空間濾波模板與圖2(a)所示的3×3圖像區(qū)域卷積運(yùn)算的原理圖。從中可以看出，為了實(shí)現(xiàn)卷積運(yùn)算需要做乘法和加法運(yùn)算，之前的文獻(xiàn)中大都采用分立的D觸發(fā)器和加法器以及乘法器來完成卷積運(yùn)算，它的結(jié)構(gòu)復(fù)雜。在此采用可編程乘加器altmult_add模塊和可編程多路并行加法器par-allel_add模塊實(shí)現(xiàn)卷積運(yùn)算，大大簡化了設(shè)計(jì)。
評論