CMOS圖像傳感器集成A/D轉(zhuǎn)換器技術(shù)的研究
加入技術(shù)交流群
隨著半導(dǎo)體制造技術(shù)，多媒體技術(shù)的迅速發(fā)展，圖像傳感器作為數(shù)碼相機，攝像頭等圖像獲取設(shè)備的核心部件正在成為當(dāng)前和未來研究的重點。按照類型來分圖像傳感器主要可以分為CCD型和CMOS型。CCD（Charged Coupled Device）技術(shù)由在貝爾實驗室在1969年首先提出，至今已有25年的歷史。它是利用一個特殊的VLSI工藝，在硅片表面上生成一個緊密壓縮的多硅電極網(wǎng)格，通過光電效益收集電荷。在過去的20多年里，CCD 圖像傳感器以其高靈敏性低噪聲和寬的動態(tài)范圍的優(yōu)點占領(lǐng)了圖像傳感器市場。但是隨著CCD應(yīng)用范圍的擴大，其缺點逐漸顯露出來，首先是CCD光敏單元陣列難與驅(qū)動電路及信號處理電路單片集成，不易處理一些模擬和數(shù)字功能，這些功能包括模數(shù)轉(zhuǎn)換器、精密放大器、存儲器、運算單元等元件的功能，其次CCD陣列驅(qū)動的脈沖復(fù)雜，需要使用相對高的工作電壓，不能與深亞微米超大規(guī)模集成電路（VLSI）技術(shù)兼容，而且CCD功耗大的缺點嚴(yán)重限制了其在便攜電子設(shè)備上的應(yīng)用。MOS圖像傳感器的概念最早出現(xiàn)在20世紀(jì)60年代，但當(dāng)時由于大規(guī)模集成電路工藝的限制未能進行研究。隨著超大規(guī)模集成電路和微細(xì)加工技術(shù)的發(fā)展，最近人們已經(jīng)成功將圖像傳感器，模數(shù)轉(zhuǎn)換電路，圖像處理電路等模塊集成在一塊CMOS圖像傳感器芯片上[1][2]，以達(dá)到低功耗，高性能，高集成度和高可靠性，并且大大降低系統(tǒng)成本和面積，CMOS圖像傳感器開始突破原來成像質(zhì)量差的缺點，逐漸成為圖像傳感器領(lǐng)域的研究熱點。 信息請登陸:輸配電設(shè)備網(wǎng)
本文主要針對CMOS圖像傳感器上集成的模數(shù)轉(zhuǎn)換器轉(zhuǎn)換電路的主要類型及其特點和最新進展作一介紹。
2.集成A/D轉(zhuǎn)換器的分類
任何A/D轉(zhuǎn)換器都具有抽樣、量化和編碼的基本功能。抽樣使模擬信號在時間上離散化使之變?yōu)槌闃有盘?；量化則是將抽樣信號的幅度離散化使之變成數(shù)字信號；編碼是將數(shù)字信號最終表示成為數(shù)字系統(tǒng)所能接受的形式，如何實現(xiàn)這三個基本功能就決定了A/D轉(zhuǎn)換器的結(jié)構(gòu)和功能。按照對信號的處理方式上來分，A/D轉(zhuǎn)換器可以分為并行處理A/D轉(zhuǎn)換器和串行處理A/D轉(zhuǎn)換器兩大類。并行結(jié)構(gòu)處理速度較快，結(jié)構(gòu)較復(fù)雜，串行A/D轉(zhuǎn)換器結(jié)構(gòu)簡單，處理速度較慢。如果根據(jù)量化編碼方式的不同，可以分為采用Nyquist頻率采樣并均勻量化的PCM型A/D轉(zhuǎn)換器和采用增量調(diào)制的過采樣型A/D轉(zhuǎn)換器。
CMOS圖像傳感器上使用的A/D轉(zhuǎn)換器按照集成方式的不同可以分為三種主要類型，芯片級集成，列級集成和象素級集成。 信息來自:輸配電設(shè)備網(wǎng)
2.1芯片級集成(Chip Level)
芯片級集成是整個傳感器陣列使用一個高速A/D轉(zhuǎn)換器。這種結(jié)構(gòu)的優(yōu)點是由于A/D轉(zhuǎn)換器作為一個獨立的單元放置在傳感器陣列外，A/D轉(zhuǎn)換器的面積不受很強的限制。缺點是由于A/D轉(zhuǎn)換器的高轉(zhuǎn)換速率會帶來較大功耗，而且由于傳感器陣列與A/D轉(zhuǎn)換器單元之間數(shù)據(jù)傳輸?shù)氖悄M信號，不可避免會引入額外的噪聲，影響整個系統(tǒng)性能。
2.1.1并行結(jié)構(gòu)A/D轉(zhuǎn)換器
并行結(jié)構(gòu)A/D轉(zhuǎn)換器主要由電阻分壓器，比較器，編碼器構(gòu)成。它的工作原理是每一級都需要一個比較器和分壓電阻，通過串聯(lián)電阻來產(chǎn)生比較器的參考電壓。比較器輸出輸入信號和參考電壓的比較結(jié)果送到一個解碼器解碼后輸出數(shù)字量。這種結(jié)構(gòu)的主要優(yōu)點是采樣速度只受比較器速度的限制，因而采樣速度快，是目前采樣速度最高的A/D轉(zhuǎn)換器。主要缺點是采用大量比較器，而且比較器的數(shù)目相對采樣的精度呈指數(shù)增長，因而使芯片面積急劇增大，集成在CMOS圖像傳感器芯片中的精度在8位左右。1998年美國學(xué)者Loinaz，成功的將一個8位并行結(jié)構(gòu)A/D轉(zhuǎn)換器集成到圖像傳感器芯片中，工作在3.3v電壓下，功耗為200mW。
信息來自:www.tede.cn
為了克服并行結(jié)構(gòu)帶來的比較器過多，面積過大的問題，人們從面積和速度上進行折中，提出了一種半并行結(jié)構(gòu)A/D轉(zhuǎn)換器。半并行結(jié)構(gòu)由高位和低位不同精度并行結(jié)構(gòu)A/D轉(zhuǎn)換器重構(gòu)為一個A/D轉(zhuǎn)換器，從高位和低位分別輸出。半并行結(jié)構(gòu)雖然速度是并行結(jié)構(gòu)的二分之一，但比較器的數(shù)目也減少到原來的一半。Smith等人的單片視頻記錄芯片里就采用了這種半并行結(jié)構(gòu)的A/D轉(zhuǎn)換器。
2.1.2流水線結(jié)構(gòu)A/D轉(zhuǎn)換器
流水線結(jié)構(gòu)A/D轉(zhuǎn)換器是流水線和半并行結(jié)構(gòu)A/D轉(zhuǎn)換器的結(jié)合。它通過流水線把整個采樣過程分為若干級，每級由一個低精度半并行A/D轉(zhuǎn)換器，一個D/A轉(zhuǎn)換器和一個采樣保持放大電路組成，每通過一級輸出數(shù)字量，同時信號減掉輸出數(shù)字信號經(jīng)過DAC反饋回來的量送到下一級。這樣每級采樣1-2位，然后合起來一起并行輸出。雖然這樣采樣速度受級數(shù)影響，需要經(jīng)過若干時鐘周期才能輸出，但是由于采用了流水線結(jié)構(gòu)，還是能達(dá)到很快的轉(zhuǎn)換速度，同時有效的控制了面積和功耗。近年來，流水線結(jié)構(gòu)A/D轉(zhuǎn)換器被廣泛應(yīng)用在各種高速數(shù)據(jù)轉(zhuǎn)換電路和CMOS圖像傳感器芯片中。
2.2列級集成(Column Level)
列級集成是使用半并行的A/D轉(zhuǎn)換器，通過集成一個中低速A/D轉(zhuǎn)換器的陣列，每個A/D轉(zhuǎn)換器只完成對一行或者幾行象素的轉(zhuǎn)換來實現(xiàn)對整個圖像傳感器模數(shù)轉(zhuǎn)換的功能。列級A/D轉(zhuǎn)換器的主要優(yōu)點是可以使用簡單中低速的A/D轉(zhuǎn)換器。缺點是會使芯片版圖布局變的更復(fù)雜。
2.2.1逐次逼近型A/D轉(zhuǎn)換器
逐次逼近型A/D轉(zhuǎn)換器可以提供8位到18位，速度最快在5Msps左右的模數(shù)轉(zhuǎn)換。它使用了一個比較器，一個采樣保持電路，一個N位的DAC，一個N位的移位寄存器和一個SAR邏輯。這種結(jié)構(gòu)利用數(shù)據(jù)不斷通過環(huán)路逐次逼近的方法來達(dá)到所需要的精度。想要達(dá)到N位的精度就需要循環(huán)比較N個周期。這種循環(huán)利用結(jié)構(gòu)的缺點是A/D轉(zhuǎn)換器的采樣速度較慢。優(yōu)點是芯片面積小。這種類型A/D轉(zhuǎn)換器的另一特點是電路的功耗隨采樣率成比例增加，而不像全并行和流水線類型A/D轉(zhuǎn)換器的對應(yīng)采樣率有固定功耗。逐次比較型A/D轉(zhuǎn)換器在R. Panicacci等人的圖像傳感器芯片中成功的列級集成，并且得到了很好的應(yīng)用效果。
2.2.2單邊積分型A/D轉(zhuǎn)換器
單邊積分型A/D轉(zhuǎn)換器可以提供高精度的模數(shù)轉(zhuǎn)換，并且具有很好的噪聲抑制。單邊A/D轉(zhuǎn)換器的工作原理是一個未知輸入電路電壓VIN通過RC電路進行積分。積分結(jié)果VINT與已知參考電壓VREF進行比較。已知積分后的電壓VINT比輸入的VIN電壓和積分時間t成比例關(guān)系，即VINT/VIN和達(dá)到的積分時間成比例關(guān)系。所以可以根據(jù)TINT等于VREF所耗用的時間來確定VIN的大小。
這種結(jié)構(gòu)A/D轉(zhuǎn)換器的制約因素是 的精度和RC的精度。因此參考電壓，電阻和電容微小的變換都會影響轉(zhuǎn)換精度。設(shè)計中成功使用了單邊積分型A/D轉(zhuǎn)換器與芯片進列級集成。
2.2.3周期型A/D轉(zhuǎn)換器
周期型A/D轉(zhuǎn)換器在原理上類似流水線結(jié)構(gòu)A/D轉(zhuǎn)換器。它在結(jié)構(gòu)上相當(dāng)于流水線 A/D轉(zhuǎn)換器中的一階，通過多周期調(diào)用達(dá)到所需要的精度。工作原理是輸入信號在讀入控制信號上升時被讀入電路，然后在A/D轉(zhuǎn)換器電路中被采樣，結(jié)果存入寄存器輸出，再通過一個DAC后和原信號相減。剩余信號通過采樣保持放大器，放大到原來大小，在反饋控制信號上升時進行下一次采樣。這種周期性重復(fù)使用的結(jié)構(gòu)降低了功耗，提供了中低速的模擬信號到數(shù)字信號的轉(zhuǎn)換。1998年S. Decker[8]教授在ISSCC會議上發(fā)表了采用該種結(jié)構(gòu)A/D轉(zhuǎn)換器，采用0.8 工藝,5v電壓，用于256×256象素的圖像傳感器芯片。
2. 2.3象素級集成(Pixel Level)
象素級集成的特點是采用每個光電檢測器（Photodetector）或者幾個光電檢測器共用一個低速A/D轉(zhuǎn)換器，大量低速A/D轉(zhuǎn)換器并行工作達(dá)到一個高速A/D轉(zhuǎn)換器的效果。象素級A/D轉(zhuǎn)換器使得圖像傳感器中心與周邊的通訊由模擬信號改變?yōu)閿?shù)字信號，減少了原來模擬信號傳輸過程中信號的損失。象素級A/D轉(zhuǎn)換器和象素傳感器集成帶來了圖像傳感器結(jié)構(gòu)上的重復(fù)性，從而使圖像傳感器內(nèi)部具有很多重復(fù)單元，因而具有可擴縮性。雖然象素級A/D轉(zhuǎn)換器有著諸多優(yōu)點，但是象素級A/D轉(zhuǎn)換器由于集成在象素單元內(nèi)，A/D轉(zhuǎn)換器面積上受到填充率(fill factor)的限制，而且A/D轉(zhuǎn)換器數(shù)目和傳感器象素單元個數(shù)處在同一數(shù)量級上，所以象素級A/D轉(zhuǎn)換器對功耗和面積的要求非常的苛刻，故而傳統(tǒng)A/D轉(zhuǎn)換器結(jié)構(gòu)很難作為象素級A/D轉(zhuǎn)換器與圖像傳感器集成。
圖6就是一個使用了象素級A/D轉(zhuǎn)換器的讀出電路原理圖，它由N×M的象素單元陣列，行解碼器，高精度放大器和列地址解碼/輸出復(fù)選器組成。其中一個A/D轉(zhuǎn)換器和多個光電檢測器一起構(gòu)成一個象素單元。
比較器相關(guān)文章:比較器工作原理
模數(shù)轉(zhuǎn)換器相關(guān)文章:模數(shù)轉(zhuǎn)換器工作原理
電荷放大器相關(guān)文章:電荷放大器原理
評論