新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 基于自適應(yīng)DVFS的SoC低功耗技術(shù)研究

基于自適應(yīng)DVFS的SoC低功耗技術(shù)研究

作者: 時間:2009-07-09 來源:網(wǎng)絡(luò) 收藏
對于PM模塊,ARM可以通過總線進(jìn)行配置,PM通過監(jiān)測可變電壓區(qū)的電流實現(xiàn)性能監(jiān)控。對于處理MIPS需求比較高的操作,CPU空轉(zhuǎn)時間變少,電流需求變??;對于處理MIPS要求比較低的操作,CPU執(zhí)行密集操作,電流需求變大。
該設(shè)計核心在于如何使PM模塊能根據(jù)某種算法來自適應(yīng)地預(yù)測電流的需求,而且預(yù)測的響應(yīng)時間、額外功耗都比較小,即達(dá)到適時、恰好的電壓要求。對于自適應(yīng)算法,可選取圖2所示的簡單前向線性預(yù)測。

本文引用地址:http://butianyuan.cn/article/188837.htm

3 仿真實驗與結(jié)果
圖3給出系統(tǒng)模型。構(gòu)造這樣一個系統(tǒng),使得測試將按事先在開發(fā)板上的運行給定benchmark程序。測試得到的功耗參數(shù),則按CPU負(fù)載折算成為歸一的nop和mac兩種類型指令程序,這兩種指令在測試向量中間或分布。CPU行為模型執(zhí)行相關(guān)程序,該模型只能取指令,執(zhí)行2級流水。對于nop操作,在執(zhí)行階段進(jìn)行nop;對于mac:操作,在執(zhí)行階段對固定數(shù)據(jù)進(jìn)行mac,這樣即可簡化設(shè)計。CPU BM采用Verilog進(jìn)行編寫。CPU有一條AHB總線,對memory進(jìn)行訪問控制。MEM模塊采用ahb接口,存放編譯好的二進(jìn)制指令,并固定頻率。PM Model對CPU BM的翻轉(zhuǎn)率進(jìn)行monitotor在監(jiān)控各階段的翻轉(zhuǎn)率后,作為輸入流入自適應(yīng)濾波器,計算得到所需的調(diào)節(jié)電壓,給PS Model;同時輸出翻轉(zhuǎn)率,給PC Model。

PC Model將翻轉(zhuǎn)率、時鐘、電壓作為輸入,用于計算系統(tǒng)功耗。PS Model按照PM發(fā)出的電壓調(diào)節(jié)指令進(jìn)行電壓頻率調(diào)節(jié)。由于是rtl Model,所以電壓調(diào)節(jié)是不可見的,只是按照實際情況,若電壓從低到高,則先調(diào)節(jié)電壓,再調(diào)節(jié)頻率;反之亦反。
對于自適應(yīng)選取的電壓,可按圖4予以實現(xiàn)。表2給出按照130 nm工藝實現(xiàn)電壓時,CPU與總線頻率的關(guān)系。在調(diào)節(jié)電壓時,時鐘被停頓若干時鐘周期。假設(shè)電源網(wǎng)絡(luò)的RC參數(shù)不變,則認(rèn)為電壓切換與切換電壓差成正比,如圖4所示。

對于前向預(yù)測的步長,按照實時操作系統(tǒng)的節(jié)拍,從1~50 ms進(jìn)行調(diào)節(jié)。通過實踐,可得圖5所示不同步長下的不同功耗數(shù)值,同時每次切換的額外開銷也計算在內(nèi)。
由圖5可見,對功耗、效率與調(diào)節(jié)步長都有一定的關(guān)系,合理選取調(diào)節(jié)步長后,可得效率與功耗的均衡。采用步長為25 ms時,功耗不到的25%,而效率損失只有1/3。由此可見,在CPU資源總負(fù)荷利用率為30%時,該步長相對較為合理。

4 結(jié) 語
提供了一種自適應(yīng)動態(tài)電壓頻率調(diào)節(jié)方式,構(gòu)造了與之對應(yīng)的系統(tǒng)模型。在計算機上對該模型進(jìn)行了模擬實驗,得到一組均衡的前向預(yù)測參數(shù)。實驗結(jié)果驗證了自適應(yīng)動態(tài)電壓頻率調(diào)節(jié)方式的有效性,給出了評估動態(tài)電壓頻率調(diào)節(jié)仿真的有效途徑。


上一頁 1 2 下一頁

關(guān)鍵詞: DVFS SoC 低功耗 技術(shù)研究

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉