基于電流折疊技術(shù)的CMOS全差分VCO設(shè)計(jì)

3 系統(tǒng)仿真
對(duì)整個(gè)系統(tǒng)在TANNER環(huán)境下利用Tspice工具和0．5／μm CMOS工藝庫進(jìn)行仿真。圖3是2．5 V幅度控制電壓和1．O V差動(dòng)電壓下差分振蕩輸出信號(hào)。仿真結(jié)果表明，起振時(shí)間僅52 ns，輸出信號(hào)擺幅1．0 V，振蕩頻率66．25 MHz，功耗僅10 mW。

通常環(huán)振頻率調(diào)諧范圍在3倍以內(nèi)，仿真表明振蕩器在差分控制電壓-1．6～+1．6 V范圍內(nèi)和2．5 V幅度控制電壓下具有163 MHz約6倍(34～197 MHz)的寬調(diào)諧范圍，并具有1．O V的常數(shù)振蕩幅度，幅度偏差小于50 mV，如圖4(a)所示。保持差分調(diào)頻控制電壓、調(diào)幅控制電壓和振蕩信號(hào)的幅度具有圖4(b)所示的壓控調(diào)幅曲線。表明在2．0～4．O V調(diào)幅控制電壓下，具有較好的線性調(diào)幅特性，可在0．5～2．O V之間線性調(diào)幅。

4 結(jié) 語
設(shè)計(jì)的基于電流折疊的全差分壓控調(diào)頻調(diào)幅振蕩器在O．5μm CMOS工藝下的Spice仿真結(jié)果表明，振蕩器具有較大的頻率調(diào)諧范圍和調(diào)幅范圍；壓控頻率調(diào)諧增益和壓控調(diào)幅增益的線性度都較好；電路功耗較低，僅 10 mW；不需要電感和電容元件，便于CMOS工藝下的片上集成，并極大地減小了芯片面積。