一種基于DDS和PLL技術本振源的設計與實現(xiàn)
加入技術交流群
頻率合成技術作為現(xiàn)在電子系統(tǒng)中的一種關鍵技術，已廣泛應用于通信、雷達、電子對抗、定位導航、廣播電視、遙測遙控、儀器儀表等許多領域并得到了快速的發(fā)展，它是用一個或多個高穩(wěn)定、高精確度的標準頻率源作為參考，通過對頻率進行加、減、乘、除等一系列變換，從而產(chǎn)生同樣高穩(wěn)定度和精確度的大量離散頻率的技術。頻率合成器的實現(xiàn)方式有4種：直接模擬頻率合成器(DAS)、鎖相環(huán)頻率合成器(PLL)、直接數(shù)字頻率合成器(DDS)和混合結構(PLL+DDS)。其中，第1種已很少使用，第2～4種都有廣泛的使用。應根據(jù)頻率合成器的使用場合、指標要求確定具體使用哪種方案。
隨著電子技術的不斷發(fā)展，各類電子系統(tǒng)對頻率合成器的要求越來越高，對相位噪聲、頻率轉換時間、頻率分辨率、相對工作帶寬、體積及功耗等多種指標也提出了更高的要求。在某項課題研究中，根據(jù)接收機的結構，接收機需要頻綜部分提供一個1 514 MHz(77 200 MHz／51△1 514 MHz)的下變頻本振信號，為實現(xiàn)載波同步，需要快速地調整下變頻本振信號的頻率、相位，其頻率調整范圍不大，在10 MHz以內。如果單獨選用鎖相環(huán)頻率合成器(PLL)，則可實現(xiàn)結構簡單、體積小、易于集成、調試方便、雜散低等優(yōu)點，但是頻率轉換時間相對較長，而直接數(shù)字頻率合成器(DDS)是一個全數(shù)字化的系統(tǒng)，具有易于集成、極快的跳頻速度、極高的頻率分辨率和頻率切換時相位連續(xù)等優(yōu)點，缺點就是雜散比較大、輸出頻率低。所以根據(jù)這兩種頻率合成器的特點，本文采用DDS和PLL相結合，利用DDS作為參考信號源，以DDS激勵PLL的頻率合成方案。
1 系統(tǒng)原理
以DDS激勵PLL的基本原理組成框圖如圖1所示，采用高穩(wěn)定的石英晶體振蕩器作為DDS的參考時鐘源；通過FPGA把頻率控制字和相位控制字寫入DDS內部的寄存器中，DDS便可以產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出；然后把DDS的輸出信號作為PLL的參考信號；最后根據(jù)期望輸出的信號頻率，設定分頻器的分頻比N，便得到了頻率為DDS輸出頻率N／R倍的時鐘信號。
這種結構利用DDS的高分辨率保證了足夠小的頻率步進，同時PLL的帶通特性很好地抑制了DDS輸出頻譜中的部分雜散。該方案實現(xiàn)了DDS和PLL的優(yōu)勢互補，兼顧了各個方面的性能，所以此方案實現(xiàn)的本振源做到了比較高的頻率、較快的頻率轉換速度和較高的頻率分辨率，同時也很好地保證了系統(tǒng)雜散和相位噪聲性能。
2 電路設計
本設計系統(tǒng)的整個電路主要包括兩大部分，即DDS部分和PLL部分。
2．1 DDS部分
DDS部分的時鐘輸入選用100 MHz的恒溫晶體振蕩器；DDS部分的核心采用美國AD公司生產(chǎn)的大規(guī)模集成芯片AD9954，它是用先進的DDS技術開發(fā)的高集成度DDS器件，內置高速、高性能D／A轉換器及超高速比較器，可作為數(shù)字編程控制的頻率合成器，能產(chǎn)生0～160 MHz的正弦波信號。AD9954內含1 024×32 b靜態(tài)RAM，利用該RAM可實現(xiàn)高速調制，并支持幾種掃描模式。AD9954可提供自定義的線性掃描操作模式，通過AD9954的串行I／O口輸入控制字可實現(xiàn)快速變頻且具有良好的頻率分辨率。其應用范圍包括靈敏頻率合成器、可編程時鐘發(fā)生器、雷達和掃描系統(tǒng)的FM調制源以及測試和測量裝置等，其內部結構如圖2所示。
DDS電路設計應遵循的主要原則是使其輸出信號具有較好的控制時序、較低的相位噪聲和窄帶雜散，其次是正確的電路鋪設和連接，DDS的外圍電路并不復雜，主要由低壓差穩(wěn)壓電源NCP1117和低通濾波器SCLF-30等組成。AD9954頻率控制字為32位，在本應用中系統(tǒng)工作時鐘為100 MHz，輸出時鐘的頻率分辨率△f1=100 MHz／232=0．023 Hz。AD9954相位控制字為14位，輸出時鐘的相位分辨率△φ1=360°/214=0.022。
2．2 PLL部分
PLL部分主要包括預分頻器、分頻器、鑒相器、環(huán)路濾波器和’VCO。根據(jù)設計需要采用鎖相環(huán)頻率合成器集成芯片ADF4112，它集成了預分頻器、分頻器、鑒相器等各種重要部件，如圖3所示。它由一個低噪聲數(shù)字鑒相器、一個高精度電荷泵、一個可編程參考分頻器(R分頻器)、一個可編程A，B計數(shù)器以及一個雙模分頻器P／P+1組成。6位A計數(shù)器、13位B計數(shù)器與雙模分頻器P／P+1共同組成了N分頻器，分頻比N=BP+A。數(shù)字鑒相器用來對R計數(shù)器和N計數(shù)器的輸出相位進行比較，然后輸出一個與二者相位誤差成比例的誤差電壓。鑒相器內部還有一個可編程延遲單元，用來控制翻轉脈沖的寬度，這個翻轉脈沖保證鑒相器的傳遞函數(shù)沒有死區(qū)，因此降低了相位噪聲和參考雜散。該芯片的主要性能特點如下：
工作電壓：2．7～5．5 V，同時還提供外部可調的電荷泵電壓調節(jié)功能；最高鑒相頻率為55 MHz，最高RF輸入頻率達3 GHz；具有四組可編程雙模分頻器8／9，16／19，32／33，64／65；內置可編程電荷泵電流和可編程反沖脈寬功能；編程控制采用3線串行接口；能夠進行模擬和數(shù)字鎖定檢測；軟、硬件斷電模式；具有良好的相位噪聲參數(shù)。
評論