基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設計

數(shù)據(jù)采集系統(tǒng)是通過采樣電路將輸入的模擬信號轉換成離散信號，并送入CPU、MCU或DSP進行處理?，F(xiàn)在流行的基于PCI總線設計的采集卡是數(shù)據(jù)采集系統(tǒng)的主流，其優(yōu)點是可以利用PCI總線的研究成果快速的開發(fā)系統(tǒng)軟件，整體運行速度快，能夠實現(xiàn)實時采集實時處理。但在一些工業(yè)測控現(xiàn)場檢測大型設備時，從現(xiàn)場到機房有一定的距離，模擬信號傳到安裝在PC內的PCI數(shù)據(jù)采集卡會有不同程度的衰減，且易受工業(yè)環(huán)境的干擾。而單純用由微控制器（MCU）為核心的數(shù)據(jù)采集系統(tǒng)時，把數(shù)據(jù)采集器置于被監(jiān)測的設備處，雖然可以避免模擬信號的衰減和被干擾，但在這種數(shù)據(jù)采集系統(tǒng)中，A/D轉換器的啟動、讀取數(shù)據(jù)并存入到存儲器的整個過程由MCU來參與控制，由于受MCU執(zhí)行指令時間的限制，采集的速率較低，難以適應高速信號采集的需要。本文利用ARM微處理器和CPLD器件組成的現(xiàn)場數(shù)據(jù)采集系統(tǒng)，然后通過以太網(wǎng)接口于上位機相連，就可以有效解決上述問題。

系統(tǒng)的設計方案
整個數(shù)據(jù)采集系統(tǒng)如圖1所示。數(shù)據(jù)采集系統(tǒng)首先對采集的信號進行前端處理，如信號放大、濾波等預處理。采用的CPLD器件實現(xiàn)整個系統(tǒng)的控制邏輯，它控制著采集通道的切換、A/D轉換的起/停、轉換后的數(shù)據(jù)存放在存儲單元的地址發(fā)生器、產(chǎn)生中斷請求以通知ARM讀取存放在存儲器中的數(shù)據(jù)，由ARM微處理器進行快速的處理和傳輸。

圖1 數(shù)據(jù)采集系統(tǒng)框圖

1 信號調理模塊
在信號進行數(shù)模轉換前，在保證被采集信號不失真的前提下，對輸入的信號進行放大、濾波等預處理。高速數(shù)據(jù)采集系統(tǒng)的輸入信號通常為高頻信號，需要進行阻抗匹配和前置放大，可以選用高速低噪聲信號前置放大器和信號變壓器。信號前置放大器的優(yōu)勢是：放大系數(shù)可變，信號輸入的動態(tài)范圍大，還可以配置成有源濾波器。但放大器的最高工作頻率和工作寬帶必須滿足系統(tǒng)設計的需要，避免信號失真，同時應該考慮放大器引入的噪聲損失，為避免對A/D轉換器性能的不利影響，前置放大器的信噪比應遠大于A/D轉換器的信噪比。當頻率遠遠大于100MHz時，盡可能采用信號變壓器，其性能指標（如最高工作頻率和工作帶寬）優(yōu)于信號放大器，而且信號失真很小，但信號放大系數(shù)固定，輸入信號的幅度受到限制。該設計中采用前置放大器,其前端的信號調理電路如圖2所示。

2 A/D轉換模塊
將連續(xù)信號轉換成離散信號進而轉換成數(shù)字信號以適用于處理的重要芯片是A/D轉換器。一般的逐次逼進型A/D轉換芯片的轉換速度最多在每秒鐘幾萬次，不能滿足高速采樣的要求。該設計中選擇TI公司的TLC5540高速模數(shù)轉換芯片，其具有8位分辨率，內置采樣和保持電路，該芯片采用一種改進的半閃結構、CMOS工藝制造，因而大大減少了器件中比較器的數(shù)量，而且在高速轉換的同時，能夠保持低功耗，轉換速率可達40Mb/s。

TLC5540以流水線的工作方式進行工作，在每一個CLK周期均啟動一次采樣，完成一次采樣，每次啟動采樣是在CLK的下降沿進行，第n次采樣的數(shù)據(jù)經(jīng)過3個時鐘周期的延遲之后，送到內部數(shù)據(jù)總線上，所以系統(tǒng)剛啟動時讀取的3個數(shù)據(jù)是無效數(shù)據(jù)，在軟件設計時，必須拋棄系統(tǒng)啟動時讀取的前3個數(shù)據(jù)。