基于FPGA的電力諧波檢測設計

基于FFT算法的電力系統(tǒng)諧波檢測裝置，大多采用DSP芯片設計。DSP芯片是采用哈佛結(jié)構(gòu)設計的一種CPU，運算能力很強，速度很快;但是其順序 執(zhí)行的模式限制了其進行FFT運算的速度。而現(xiàn)場可編程邏輯門陣列(Field Programmable Gate Array, FPGA)在近年來獲得了突飛猛進的發(fā)展，目前已成為實現(xiàn)數(shù)字系統(tǒng)的主流平臺之一。與DSP相比，FPGA最大的優(yōu)勢就是可以進行并行計算。在進行FFT 這類并行運算為主的算法時，采用FPGA的優(yōu)勢不言而喻。用FPGA實現(xiàn)FFT算法進行諧波檢測成為了一大熱點。

以往FPGA的設計主要依靠硬件描述語言來完成。Xilinx公司推出了專門針對實現(xiàn)DSP的設計軟件—System Generator。在使用FPGA為原型平臺運行算法時，它不僅能夠?qū)τ布恼鎸嵡闆r進行仿真，還能夠自動生成硬件實現(xiàn)所需要的硬件描述語言代碼。與語 言設計相比，使用System Generator有三大優(yōu)勢：第一，圖形化操作，簡單易用;第二，實現(xiàn)的算法能確保與仿真結(jié)果相符;第三，無需為仿真和實現(xiàn)建立不同的模型。因此，利用 System Generator可以大幅度減少用FPGA設計DSP的工作量，縮短開發(fā)周期[1,2]。

1 基于FPGA的諧波檢測模型的設計[3-5]

系統(tǒng)總體結(jié)構(gòu)如圖1所示。

(1)采樣電路部分：包括互感器及濾波電路、鎖相倍頻電路和A/D轉(zhuǎn)換電路。

待測電壓、電流信號經(jīng)互感器調(diào)理電路轉(zhuǎn)化成便于采樣的低壓信號，經(jīng)濾波器濾除檢測范圍外的高次諧波、高頻干擾信號和噪聲;然后進入A/D轉(zhuǎn)換電路，電壓、電流的模擬信號轉(zhuǎn)換成可以用于計算的數(shù)字信號。鎖相倍頻電路用于跟蹤待測信號的頻率變化，以實現(xiàn)對信號的整周期采樣。

(2)如圖1所示，虛線框內(nèi)部分由FPGA實現(xiàn)。最主要部分就是控制單元和FFT模塊。控制單元主要由狀態(tài)機的形式實現(xiàn)，當接收到鎖相倍頻電路送來 的倍頻信號時，驅(qū)動A/D轉(zhuǎn)換器進行采樣。A/D轉(zhuǎn)換器完成一次采樣，先將數(shù)據(jù)送入到FIFO模塊暫存，當數(shù)據(jù)達到進行FFT計算所需點數(shù)后，狀態(tài)機控制 FIFO模塊將數(shù)據(jù)送入FFT模塊進行計算。為保證數(shù)據(jù)由A/D轉(zhuǎn)換電路進入FPGA時的同步，A/D轉(zhuǎn)換電路中的時鐘由FPGA對開發(fā)板上的時鐘分頻后 提供。

FPGA部分采用模塊化的設計方法。在Simulink環(huán)境下搭建仿真模型，如圖2所示。模型的核心部分是FFT計算模塊(FFT v4_1)，圍繞它設計了數(shù)據(jù)輸入子系統(tǒng)data_in、數(shù)據(jù)輸出子系統(tǒng)(data_out)和控制單元模塊(st_ctr)。用simulink中的信 號模塊模擬出電壓u(t)、電流信號i(t)，考慮到后續(xù)數(shù)據(jù)輸出控制的設計，預留了中斷信號輸入INT(signal 3)，為便于仿真，其間隔時間與采樣時間同步。數(shù)據(jù)輸入子系統(tǒng)主要用于對采樣數(shù)據(jù)的轉(zhuǎn)換和暫存, 數(shù)據(jù)輸入子系統(tǒng)的主要包括scale模塊、convert模塊和FIFO模塊。數(shù)據(jù)輸出子系統(tǒng)用于對FFT計算所得的結(jié)果進行處理，計算出電壓、電流基波 及各次諧波的幅值和相位。

然后，搭建三相的電壓、電流諧波檢測模型(圖3)，其中包括了控制模塊(ST_MA、da_out_ctr)和三個子系統(tǒng)A、B、C，每個子系統(tǒng)內(nèi) 均有一個單相諧波檢測模型?？刂颇KST_MA實現(xiàn)對整個模型運行時序的控制以及對硬件采樣電路的控制;da_out_ctr用于控制數(shù)據(jù)的輸出。