新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > SOC參數(shù)自動(dòng)配置設(shè)計(jì)方法與功耗優(yōu)化

SOC參數(shù)自動(dòng)配置設(shè)計(jì)方法與功耗優(yōu)化

作者: 時(shí)間:2012-10-29 來(lái)源:網(wǎng)絡(luò) 收藏

在 :…… : > 中的就是Eperl 代碼,以 開(kāi)始的是Vperl 代碼, 如ModuleBeg 表示模塊的開(kāi)始。 在FIFO 中,可配置的主要是2 個(gè): FIFO 深度和FIFO 寬度,所以dma_fif.evp 文件對(duì)外只有2 個(gè)可調(diào), 而其他的比如定義信號(hào)所需要的FIFO 寄存器的最高位width_msb 、head 指針的寬度ptr_width 等都可以用Eperl 腳本生成。 這與宏定義相比體現(xiàn)了Eperl 的靈活性。再比如可以通用寄存器組gpr.evp 文件利用for 循環(huán)來(lái)例化每一個(gè)寄存器,更充分地體現(xiàn)了使用Eperl 的靈活性。 for 循環(huán)的代碼如下所示。

for($i = 0;$i$reg _num;$i++) {

printInstance (iu_register,iu_register_$i );n ;

}

: >

……

3.evp 格式的文件經(jīng)過(guò)Eperl 解析后生成

3.vp格式的文件。 dma _fifo.evp 經(jīng)過(guò)Eperl 解析后生成的3.vp 文件如下所示。

∥Synchronous FIFO.fifo_depth x fifo _width bit words。

ModuleBeg ;

Ports ;

Regs ;

Wires ;

Force (mem ,fifomem ,15 ,0 ,3 ,0) ;

……

∥Update FIFO memory。

always @(posedge clk) begin

if (rstp== 1′b0 writep==1′b1 fullp==1′b0)

fifomem [head]= din [15 :0] ;

end

∥Update the head register。

always @(posedge clk) begin

if (rstp = = 1′b1)

head [1 :0 ] = 2′b0 ;

else

if (writep = = 1′b1 fullp = = 1′b0)

head [1 :0 ] = head [1 :0 ] + 1 ;

end

……

當(dāng)然IP 模塊的不同配置會(huì)造成 系統(tǒng)信號(hào)的不同。 如向系統(tǒng)中添加通用異步收發(fā)器(UART)模塊, 系統(tǒng)就要增加輸入輸出端口,并且要增加很多內(nèi)部的連線(xiàn),比如把IP 總線(xiàn)引入U(xiǎn)ART.Vperl 程序可以解決這個(gè)問(wèn)題。

Vperl 的工作原理是通過(guò)分析模塊內(nèi)使用的信號(hào)的屬性來(lái)確定模塊的信號(hào)定義。 HDL 具有一定的語(yǔ)法結(jié)構(gòu),比如Verilog 有2 種信號(hào)類(lèi)型,always 塊中的= 操作符左邊一定是reg 類(lèi)型信號(hào),由此取reg 類(lèi)型的補(bǔ)集就是wire 類(lèi)型,除非顯式地通過(guò)Force()聲明為其他類(lèi)型,如在dma_fifo.vp 中的第6 行代碼,聲明為二維reg 數(shù)組類(lèi)型。 分析模塊也可以確定模塊的輸入輸出,如果一個(gè)信號(hào)在模塊中自始至終沒(méi)有被賦值過(guò),那么這個(gè)信號(hào)必然是input信號(hào);同理,如果一個(gè)信號(hào)被賦值但從來(lái)沒(méi)被使用過(guò),就是output 信號(hào); 如果既被賦值過(guò),又被使用過(guò),那么這個(gè)信號(hào)有很大可能是這個(gè)模塊的內(nèi)部信號(hào),不是模塊的端口,除非顯式地通過(guò)Force ( ) 聲明為inout類(lèi)型。 對(duì)于模塊中例化的子模塊(在3.vp 中用Instance() 語(yǔ)句聲明) ,Vperl 程序首先分析模塊間的從屬關(guān)系,并先處理最底層的子模塊代碼,在分析子模塊接口的輸入輸出屬性后,缺省地把子模塊的輸入輸出信號(hào)作為上層模塊的接入信號(hào),并在上層模塊中進(jìn)行連接,當(dāng)然Vperl 也提供了Connect () 語(yǔ)句來(lái)更改子模塊接入上層模塊的信號(hào)名。 所以用Vperl 的格式書(shū)寫(xiě)的文件3.vp不需要在文件頭部定義信號(hào)名。 如下所示是dma_fifo.vp 文件的示例代碼。



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉