基于FPGA 的偽隨機序列的生成方法及應用

圖中所示結構包括兩個時鐘，兩個相同的線性反饋移位寄存器，N 進制計數器，以及N 路偽隨機序列的存取單元。兩個時鐘有特殊的關系，即時鐘1 是時鐘2 的N 分頻。N 進 制計數器的輸出作為N 路偽隨機序列存取單元的存儲地址。存取單元及地址譯碼器可視為 一個整體，在實現(xiàn)時使用深度為N，寬度為1bit 的雙端口RAM 代替（一個端口存數據， 另一個端口取數據）。此外，圖中的“＋”表示模二和。結構中的N 值，為本原抽樣數， 即使用N 對M 序列抽樣后，可得到另一同周期的M 序列。

上述結構產生多路Gold 序列的原理如下：

⑤ 將這 N 個不同相位的M2 序列與M1 序列模二和，生成N 個不同的Gold 序列。 該方法需要選定兩個可構成Gold 序列的理想M 序列對，之后將能夠從一個M 序列抽 樣出另一M 序列的本原抽樣數N 預先計算出來。由于是預先計算，不需在硬件內實現(xiàn)， 不占用硬件資源。因此該方法占用的資源較少，同時結構化的設計也適合于用硬件描述語 言進行設計。

5 實驗及結果分析

為驗證上述偽隨機序列生成方法的可行性，在FPGA 內對上述結構進行了硬件設計， 并搭建了基于SPGD 控制算法的自適應光學系統(tǒng)平臺。自適應光學系統(tǒng)實驗平臺的結構如 下圖3 所示，主要由激光器和擴束系統(tǒng)、傾斜鏡TM、變形鏡DM、CCD 相機、基于FPGA 的SPGD 算法控制處理器、數字到模擬轉換器DAC 和高壓放大器HVA 等組成。光源從激 光器發(fā)出后經TM 和DM 反射至CCD 相機，相機將圖像數據傳輸給FPGA 板進行算法迭 代，再輸出電壓至數模轉換，最后經高壓放大后控制61 單元的變形鏡DM(驅動器的排布 見圖(3)和傾斜鏡TM，完成閉環(huán)控制。

連 續(xù)抽樣法結構的主要參數： LFSR1 和LFSR2 對應的本原多項式為：

本原抽樣數N 為68。該設計可產生68路，

周期為1023 的Gold 序列。該參數設計主要以實驗為主，本原多項式1F (x)的選取原則是反饋少，實現(xiàn)簡單。本原抽樣數要比61 稍大，保證能產生足夠多的Gold 序列，如果過大亦會造成資源的浪費。