新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA和DSP的1394b雙向數(shù)據(jù)傳輸系統(tǒng)

基于FPGA和DSP的1394b雙向數(shù)據(jù)傳輸系統(tǒng)

作者: 時(shí)間:2012-05-02 來(lái)源:網(wǎng)絡(luò) 收藏

系統(tǒng)上電后,通常需要進(jìn)行設(shè)備的自舉,協(xié)助主機(jī)完成設(shè)備識(shí)別和設(shè)備身份的確認(rèn),設(shè)備的自舉主要包括:初始化鏈路層寄存器;初始化配置ROM;判斷電纜是否插入;強(qiáng)制根節(jié)點(diǎn);響應(yīng)根節(jié)點(diǎn)、讀取配置ROM請(qǐng)求直到根節(jié)點(diǎn)調(diào)用相應(yīng)驅(qū)動(dòng)程序完成設(shè)備識(shí)別。圖4所示為本系統(tǒng)的工作流程圖。

本文引用地址:http://butianyuan.cn/article/190437.htm

d.JPG


設(shè)備自舉完成以后,即可等待數(shù)據(jù)包的到來(lái),根據(jù)數(shù)據(jù)包的類型,如果是異步數(shù)據(jù)包則進(jìn)行相應(yīng)的處理;如果是等時(shí)數(shù)據(jù)包則進(jìn)行等時(shí)信道和帶寬的申請(qǐng),申請(qǐng)成功后則配置DMA寄存器以DMA方式進(jìn)行等時(shí)數(shù)據(jù)的發(fā)送或等時(shí)數(shù)據(jù)的接收,等時(shí)數(shù)據(jù)傳輸完畢后釋放其信道和帶寬,這樣完成一次數(shù)據(jù)的傳輸,接下來(lái)進(jìn)行下一次數(shù)據(jù)的傳輸,如此循環(huán)完成整個(gè)數(shù)據(jù)的傳輸。

5 結(jié)束語(yǔ)
IEEE 作為一種與平臺(tái)無(wú)關(guān)的技術(shù),可以同時(shí)應(yīng)用在MAC和PC中,本文研究的主要內(nèi)容是利用、和PCI9054芯片實(shí)現(xiàn)?,F(xiàn)在國(guó)內(nèi)基本上還停留在1394或1394a總線數(shù)據(jù)的傳輸上,本系統(tǒng)是在前人的基礎(chǔ)上,實(shí)現(xiàn)總線上的數(shù)據(jù)傳輸,同時(shí)本系統(tǒng)兼容1394a實(shí)現(xiàn)1394的傳輸,還可以將傳輸速率提高作為驗(yàn)證1394b協(xié)議的通用平臺(tái),1394b能提供800 Mb/s或更高的傳輸速度,雖然市面上還沒(méi)有1394b接口的光儲(chǔ)產(chǎn)品出現(xiàn),但相信在不久之后也必然會(huì)出現(xiàn)在用戶眼前,無(wú)論是在視頻傳輸還是在計(jì)算機(jī)外設(shè)、網(wǎng)絡(luò)互連等方而,都將有廣闊的市場(chǎng)。


上一頁(yè) 1 2 3 4 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉