基于FPGA的數(shù)字選頻器設(shè)計(jì)

RT8289是一款DC／DC芯片，轉(zhuǎn)換效率高達(dá)90％，內(nèi)部具有緩啟動(dòng)功能，能在寬范圍的輸入電壓下實(shí)現(xiàn)高達(dá)5 A的連續(xù)電流輸出，輸入電壓范圍為5．5～32 V，輸出電壓可調(diào)為1．222～26 V；LT1764電源芯片為L(zhǎng)DO，輸出電流理論上可達(dá)3 A，寬輸入電壓范圍為2．7～20 V，輸出電壓可調(diào)為1．21～20 V，固定輸出電壓有：1．5 V，1．8 V，2．5 V，3．3 V。TPS74401電源芯片為L(zhǎng)DO，支持輸入電壓低至0．9 V，輸出電壓為0．8～3．6 V可調(diào)，輸出電流最大可達(dá)3 A，配置電路比較簡(jiǎn)單，而且在配置電路結(jié)構(gòu)不變的情況下，可以通過調(diào)整配置電阻來改變輸出電壓，方便調(diào)試。
2．2 系統(tǒng)時(shí)鐘模塊設(shè)計(jì)
整個(gè)系統(tǒng)時(shí)鐘主要由時(shí)鐘芯片AD9516提供，AD9516是14路輸出時(shí)鐘發(fā)生器，配有片內(nèi)集成鎖相環(huán)(PLL)和電壓控制振蕩器(VCO)，也可以使用最高2．4 GHz的外部VCO／VCXO。AD9516具有出色的低抖動(dòng)和相位噪聲特性，可極大地提升數(shù)據(jù)轉(zhuǎn)換器的性能。AD9516提供6路LVPECL輸出、4路LVDS輸出和8路CMOS輸出。LVPECL輸出的工作頻率達(dá)1．6 GHz，LVDS輸出的工作頻率達(dá)800 MHz，CMOS輸出的工作頻率達(dá)250 MHz。每對(duì)輸出均有分頻器，其分頻比和粗調(diào)延遲(或相位)均可以設(shè)置。
系統(tǒng)時(shí)鐘結(jié)構(gòu)框圖如圖4所示，其中VCXO為外部122．88 MHz的壓控晶振，TCXO為10 MHz的溫度補(bǔ)償晶振，由它提供時(shí)鐘參考相位。

TCXO為AD9516提供10 MHz的參考時(shí)鐘，VCXO為AD9516提供122．88MHz的外部時(shí)鐘，VCXO與TCXO保持相位同步，AD9516為A／D提供122．88 MHz的差分時(shí)鐘A／D_CLK，A／D在時(shí)鐘A／D_CLK下進(jìn)行采樣；AD9516為D／A提供122．88 MHz的差分時(shí)鐘D／A_CLK，D／A在時(shí)鐘D／A_CLK下進(jìn)行數(shù)模轉(zhuǎn)換；A／D提供時(shí)鐘FPGA_A／D_CLK給FPGA，A／D在此時(shí)鐘下傳送數(shù)字信號(hào)給FPGA；D／A提供時(shí)鐘FPGA_D／A_CLK給FPGA，D／A在此時(shí)鐘下從FPGA接收數(shù)字信號(hào)。
2．3 FPGA模塊、A／D模塊和D／A模塊
FPGA 選用低成本的 Spartan-3A DSPXC3SD3400A，由Xilinx公司生產(chǎn)，系統(tǒng)門數(shù)為3400k，Slice數(shù)目為23 872，分布式RAM容量為373 Kb，塊RAM容量為2 268 Kb，專用乘法器數(shù)為126，DCM數(shù)目為8，最大可用I／O數(shù)為469，最大差分I／O對(duì)數(shù)為213。FLASH型號(hào)為M25P32。FPGA采用的配置模式為MASTER SPI模式。
A／D轉(zhuǎn)換芯片選用AD6655，AD6655是一款14 b，150 MSPS的模數(shù)轉(zhuǎn)換器。當(dāng)工作在32．7～70 MHz帶寬內(nèi)，采樣速率為150 MSPS時(shí)，SNR為74．5 dBc；而在70 MHz帶寬內(nèi)，SFDR為80 dBc。具有高性能，低功耗，易于使用的優(yōu)點(diǎn)。CMOS的數(shù)據(jù)和時(shí)鐘輸出能直接連接到現(xiàn)有的FPGA上，片上基準(zhǔn)和采樣保持電路為系統(tǒng)設(shè)計(jì)提供了靈活性，可通過SPI進(jìn)行控制，標(biāo)準(zhǔn)的串行接口提供各種功能，比如數(shù)據(jù)格式修改，穩(wěn)定時(shí)鐘占空比，支持掉電模式和增益調(diào)整。內(nèi)部集成了DDC和NCO。
在AD6655接口電路中，MCU通過SPI接口對(duì)AD6655進(jìn)行寄存器配置以使其正常工作。SMA輸入部分經(jīng)過耦合電路后送至AD6655的差分輸入端VIN+和VIN-，AD9516輸出差分時(shí)鐘信號(hào)送至AD6655的時(shí)鐘差分輸入端CLK+和CLK-，同時(shí)AD6655本身輸出的差分時(shí)鐘也送至FPGA的時(shí)鐘輸入引腳。AD6655的差分?jǐn)?shù)據(jù)輸出接至FPGA的I／O口。由于AD6655的SPI接口的數(shù)據(jù)線口是雙向的，而MCU的SPI數(shù)據(jù)線均是單向的，故其兩者之問連接必須通過一個(gè)BUFFER芯片NC7WZ07進(jìn)行轉(zhuǎn)換，同時(shí)起到隔離的作用，使AD6655更好地全動(dòng)態(tài)范圍工作。