新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 一種交織器和解交織器的FPGA電路實現(xiàn)

一種交織器和解交織器的FPGA電路實現(xiàn)

作者: 時間:2012-03-27 來源:網(wǎng)絡 收藏

電路特點分析

仍然以I=12,M=17的和解為例。

20.jpg

本設計采用單倍實現(xiàn)所用的存儲單元總數(shù)Nram=[(I-1)×M/2+1]×I=1134,相應要用到地址總線的位數(shù)為Nad=ceil[log2(Nram)]=11。也就是說,要用到2k的雙端口RAM,讀寫地址線各11根。

而采用一般的雙倍實現(xiàn)占用的存儲單元總數(shù)Nram=[(I-1)×M+1]×I=2256,相應要用到地址總線位數(shù)Nad=ceil[log2(Nram)]=12。如果采用雙倍實現(xiàn),要用到4k的雙端口RAM,讀寫地址線各12根。

理論上最簡存儲單元的占用量為Nram=[(I-1)×M×I/2 =1122,地址總線位數(shù)為Nad=ceil[log2(Nram)]=11,所以單倍實現(xiàn)的優(yōu)點是顯而易見的,其占用存儲單元數(shù)為雙倍實現(xiàn)的一半,讀寫地址線各少1根,接近于最簡占用量。只要交織深度I不是很深,該設計方法使用的邏輯單元門數(shù)并不多,而且可以節(jié)約大量的存儲單元,效果是顯而易見的。


上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉