基于FPGA的空間目標(biāo)碰撞預(yù)警系統(tǒng)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
4．2 MicroBlaze軟核控制器與CAM的連接
在FPGA芯片中配置一個(gè)MicroBlaze軟核控制器以實(shí)現(xiàn)對(duì)CAM的一系列控制，如復(fù)位、寫(xiě)入數(shù)據(jù)、讀取數(shù)據(jù)等，MicroBlaze通過(guò)PLB總線(xiàn)與CAM相連，同時(shí)為便于調(diào)試，在PLB總線(xiàn)上連接了串口等外設(shè)模塊，系統(tǒng)模塊圖如圖5所示。本文引用地址：http://butianyuan.cn/article/191257.htm
4．3 系統(tǒng)執(zhí)行
系統(tǒng)執(zhí)行過(guò)程中，Microblaze作為控制器通過(guò)執(zhí)行由C語(yǔ)言編寫(xiě)的軟件程序?qū)崿F(xiàn)對(duì)CAM的控制，它的具體操作流程如圖6所示。
在系統(tǒng)內(nèi)部，整個(gè)工程的實(shí)現(xiàn)和下載共分成4步：首先產(chǎn)生系統(tǒng)的硬件網(wǎng)表，即對(duì)嵌入式系統(tǒng)進(jìn)行綜合；其次產(chǎn)生系統(tǒng)硬件架構(gòu)的比特流文件；再次編譯軟件，并將軟件代碼生成的比特流和系統(tǒng)硬件的比特流合二為一，構(gòu)成完整的系統(tǒng)描述比特流；最后將完整的比特流下載到FPGA芯片中。
4．4 驗(yàn)證結(jié)果分析
經(jīng)過(guò)對(duì)處理結(jié)果分析可知，此系統(tǒng)驗(yàn)證了設(shè)計(jì)算法的正確性。所搭建系統(tǒng)時(shí)鐘頻率為62．5 MHz，時(shí)鐘周期為16 ns，通過(guò)在代碼內(nèi)部添加時(shí)鐘計(jì)數(shù)器，并且使用ChipScope邏輯分析儀進(jìn)行波形分析，可知系統(tǒng)執(zhí)行一次篩選操作所需要的時(shí)鐘周期數(shù)為114 296 649個(gè)，即1．8 s左右。
4．5 系統(tǒng)擴(kuò)展能力分析
在后續(xù)研究中通過(guò)對(duì)CAM容量的擴(kuò)展，可以增加待篩選目標(biāo)的數(shù)量。CAM容量的擴(kuò)展，需要占用更多的FPGA芯片資源，同時(shí)其運(yùn)行頻率會(huì)有所降低，以某Spartan3A芯片為例，三者之間的關(guān)系如表3、表4、表5所示。
考慮到成本問(wèn)題，本設(shè)計(jì)所使用的芯片為賽靈思公司的型號(hào)為XC3S700AN，由表3～表5可知，在擴(kuò)展CAM容量時(shí)，需要綜合考慮所需CAM容量、所選FPGA芯片資源情況以及運(yùn)行頻率三者之間的關(guān)系。
5 結(jié)論
采用賽靈思公司MicroBlaze軟核控制器和內(nèi)容可尋址存儲(chǔ)器(CAM)所搭建的目標(biāo)碰撞預(yù)警平臺(tái)實(shí)現(xiàn)了總目標(biāo)數(shù)為16的目標(biāo)群中危險(xiǎn)目標(biāo)的篩選操作。軟核控制器與CAM模塊同在一片F(xiàn)PGA芯片中實(shí)現(xiàn)，管理和操作起來(lái)比較方便，便于系統(tǒng)實(shí)現(xiàn)小型化、集成化。受到FPGA自身容量的限制，在擴(kuò)展CAM容量時(shí)可以考慮選用更大容量的FPGA芯片，或者應(yīng)用外接大容量專(zhuān)有CAM芯片，實(shí)現(xiàn)大規(guī)模目標(biāo)的并行匹配操作。
評(píng)論