基于FPGA+DSP技術(shù)的Bayer格式圖像預(yù)處理

如圖2所示，每個(gè)移位寄存器FD和先入先出寄存器FIFO左側(cè)上端信號為時(shí)鐘輸入信號(上升沿有效)，左側(cè)下端信號為8位的像素信號。圖像矩陣的采集流程為：8位的圖像信號送到第1個(gè)FD，然后經(jīng)過移位操作從第3個(gè)FD存入左邊第1個(gè)FIFO，存入一行圖像數(shù)據(jù)后，等第2行圖像數(shù)據(jù)送達(dá)時(shí)，第2行的圖像數(shù)據(jù)經(jīng)過移位操作從FD存入左邊第1個(gè)FIFO，同時(shí)存儲在第1個(gè)FIFO的數(shù)據(jù)開始讀出到第4個(gè)FD，再經(jīng)過移位操作存入第2個(gè)FIFO，等待兩行圖像數(shù)據(jù)都存儲后，當(dāng)?shù)?行圖像數(shù)據(jù)送達(dá)至第3個(gè)FD，同時(shí)后面2個(gè)FIFO分別讀出前兩行的前3個(gè)圖像數(shù)據(jù)時(shí)，就可以從FD和FIFO的輸出端口讀取到1個(gè)3x3的圖像數(shù)據(jù)矩陣：3x3矩陣第1行從左到右的數(shù)據(jù)為ABC，第2行的數(shù)據(jù)從左到右為DEF，第3行的數(shù)據(jù)從左到右為GHI。
CMOS圖像傳感器采集的圖像大小固定為2 592x1 946x12 bit的Bayer圖像，F(xiàn)PGA先用一個(gè)12位輸入8位輸出的移位寄存器取圖像的高8位，再利用FD-FIFO得到3x3的圖像矩陣，然后可以根據(jù)雙線性插值法計(jì)算圖像的RGB信號。雙線性插值法雖然算法簡單，且易于實(shí)現(xiàn)，但是存在邊界效應(yīng)。系統(tǒng)對邊界效應(yīng)做了如下的處理方法：對圖像四周全部補(bǔ)零，即先將圖像擴(kuò)展成2 594x1 946大小，然后計(jì)算得到2592x1 944大小的圖像，這樣得到的圖像仍是完整尺寸。只需在運(yùn)算的時(shí)候，針對不同四周特殊的像素采用裁減的公式(系統(tǒng)中不產(chǎn)生零像素，只是對計(jì)算公式中相應(yīng)邊界元素補(bǔ)零)。過程如下：
第1行圖像讀入第1個(gè)FIF0后，第2行圖像開始讀入左邊第1個(gè)FD的時(shí)候，開始計(jì)算第1行RGB數(shù)據(jù)，這時(shí)候第2個(gè)FIFO沒有數(shù)據(jù)，相當(dāng)于在第1行的數(shù)據(jù)前面補(bǔ)零。第1 944行圖像讀入第1個(gè)FIFO后，第1 943行圖像讀入第2個(gè)FIFO的時(shí)候，開始計(jì)算最后1行(第1 944行)，這時(shí)候第1個(gè)FD已經(jīng)沒有數(shù)據(jù)讀入，相當(dāng)于在第1 944行的數(shù)據(jù)后面補(bǔ)零。由于FD具有延時(shí)效應(yīng)，所以在讀寫時(shí)，前1個(gè)FIFO開始讀寫時(shí)，再經(jīng)過延時(shí)2個(gè)時(shí)鐘周期，才到達(dá)后1個(gè)FIFO，所以相鄰的FIFO讀寫使能信號要間隔2個(gè)時(shí)鐘周期。
對列的操作也是如此，每一行的第1個(gè)元素讀出到B、E、H位置時(shí)開始計(jì)算，這樣每一列的第1個(gè)元素前相當(dāng)于是零元素。每一行的最后一個(gè)元素讀出到B，E，H位置時(shí)開始計(jì)算，這樣每一列的最后一個(gè)元素后相當(dāng)于是零元素。