模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用
加入技術(shù)交流群
3．3．2 數(shù)控振蕩器(NCO)
NCO產(chǎn)生兩路正交的正弦波信號(hào)(本振信號(hào))，其頻率和相位可控。
NCO的實(shí)現(xiàn)采用查表法，將正弦表預(yù)先存入ROM中，頻率積分后加上初始相位得到瞬時(shí)相位，作為正弦表地址數(shù)據(jù)輸入，ROM輸出為正弦幅度信號(hào)。由于受到FPGARAM容量的限制，相位到地址的轉(zhuǎn)換需要做截?cái)嗵幚?，同時(shí)只存儲(chǔ)了1／4周期+1個(gè)單元的正弦幅度信息，查表時(shí)根據(jù)正弦信號(hào)的周期性做調(diào)整。
本文引用地址：http://www.butianyuan.cn/article/191881.htm
3．3．3 數(shù)字下變頻器和積分梳狀(CIC)抽取濾波器
數(shù)字下變頻功能由有符號(hào)整數(shù)乘法器實(shí)現(xiàn)。CIC抽取濾波器包括兩級(jí)，結(jié)構(gòu)分別為2階和5階。CIC抽取濾波器傳遞函數(shù)和頻率響應(yīng)分別為：
其中，n為階數(shù)，D為抽取比，fs為輸入數(shù)據(jù)速率。CIC抽取濾波器原理框圖如圖7(以2階CIC為例，5階類似)：
CIC抽取濾波器由積分器、抽取器、梳狀器和比例器組成。單級(jí)積分器傳遞函數(shù)為由加法器和延遲寄存器實(shí)現(xiàn)；單級(jí)梳狀器傳遞函數(shù)為H(z)=1-z-1，由減法器和延遲寄存器實(shí)現(xiàn)；比例器放在最后，保證有效位數(shù)。圖8是CIC2積分梳狀抽取濾波器的頻率響應(yīng)和其直流附近的放大，可以看出其單邊帶5 dB處的帶寬是符合設(shè)計(jì)要求的。
3．3．4 時(shí)序圖
信號(hào)處理模塊信號(hào)處理子通道處理時(shí)序如圖9所示，處理過(guò)程中采用了流水線技術(shù)。NCO輸出COS比FCW、PCW輸入滯后5個(gè)時(shí)鐘周期：下變頻數(shù)據(jù)輸出I比數(shù)據(jù)輸入DIN滯后5個(gè)時(shí)鐘周期。
3．3．5 通信控制模塊
通信控制模塊分為EMIF、UART、BUFFER和GPIO四個(gè)子模塊，其中GPIO子模塊負(fù)責(zé)FPGA與DSP之間狀態(tài)與控制信號(hào)的傳輸；EMIF子模塊負(fù)責(zé)FPGA與DSP之間的總線通信控制，將兩者之間的通信轉(zhuǎn)換到內(nèi)部總線，分別連通UART子模塊和BUFFRE子模塊；UART子模塊負(fù)責(zé)外部串口設(shè)備與EMIF子模塊之間的雙向通信，BUFFRE子模塊負(fù)責(zé)信號(hào)處理模塊輸出數(shù)據(jù)與EMIF子模塊之間的緩沖通信。
4 結(jié)論
本方案充分利用軟件的處理能力和對(duì)FPGA模塊化設(shè)計(jì)的思想，提高了中頻數(shù)字接收機(jī)的靈活性，并使FPGA單元易于分塊編寫(xiě)，易于分塊調(diào)試，易于修改?；谠?a class="contentlabel" href="http://www.butianyuan.cn/news/listbylabel/label/模塊化">模塊化FPGA的數(shù)字雷達(dá)接收機(jī)已調(diào)試成功，并已開(kāi)始使用。
評(píng)論