一種正弦信號(hào)發(fā)生器的設(shè)計(jì)

4 系統(tǒng)軟件設(shè)計(jì)
系統(tǒng)軟件設(shè)計(jì)采用模塊化思想，可移植性、可讀性強(qiáng)。程序設(shè)計(jì)是基于單片機(jī)和FPGA平臺(tái)，單片機(jī)完成系統(tǒng)控制、數(shù)據(jù)處理及顯示，F(xiàn)PGA完成DDS及相關(guān)控制模塊。系統(tǒng)軟件程序由主程序和多個(gè)子程序構(gòu)成，單片機(jī)控制人機(jī)交口界面，以按鍵中斷進(jìn)入各子程序。圖5為系統(tǒng)主程序流程。

5 結(jié)束語
該系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)，在抗干擾方面采取的措施：采用磁珠、電感、電容等抑制電源噪聲；將數(shù)字地和模擬地單點(diǎn)共地，使用屏蔽線以及將重要模塊制成PCB板，以減小高頻串?dāng)_并縮短布線長度。此外，為避免波形失真，盡量選取高速運(yùn)放，并根據(jù)器件特性做好級(jí)問阻抗匹配，實(shí)現(xiàn)在1～10 MHz頻率范圍內(nèi)AM調(diào)制，使其以10％的程控步進(jìn)，F(xiàn)M調(diào)制在100 kHz～10 MHz頻率范圍內(nèi)最大頻偏分為5 kHz、10 kHz的二級(jí)程控調(diào)節(jié)以及50Ω負(fù)載電阻上正弦信號(hào)輸出電壓的峰-峰值(Vopp)為6 V±1 V。該系統(tǒng)在現(xiàn)代通信領(lǐng)域有著廣泛的應(yīng)用前景。